公开(公告)号：EP4361648A1

公开(公告)日：2024-05-01

申请号：EP23203527.9

申请日：2023-10-13

申请人： STMicroelectronics France

发明人： GIRY-CASSAN, Florence

IPC分类号： G01R25/00 ,  H03B27/00 ,  H04L27/34

CPC分类号： H04L27/34 ,  H03B27/00 ,  G01R25/005

摘要： La présente description concerne un dispositif comprenant un circuit recevant deux signaux sinusoïdaux (sig1, sig3) en quadrature et fournissant :
- un premier signal carré (sig11) correspondant à un premier des deux signaux, et
- un deuxième signal carré (sig31) correspondant à un deuxième des deux signaux ; et
une porte logique recevant les deux signaux carrés (sig11, sig31) et fournissant, quand les premier et deuxième signaux carrés sont simultanément à un premier niveau, des troisième et quatrième signaux carrés (O1, O2) respectivement à un premier niveau et à un deuxième niveau si le premier signal sinusoïdal est en avance de phase, et respectivement au deuxième niveau et au premier niveau si le deuxième signal sinusoïdal est en avance de phase.