公开(公告)号：EP1739561A1

公开(公告)日：2007-01-03

申请号：EP06291069.0

申请日：2006-06-28

申请人： STMicroelectronics SA

发明人： Cousin, Jean-Philippe ,  Berenguer, Jean-José ,  Plessier, Gilles

IPC分类号： G06F12/08

CPC分类号： G06F12/0822 ,  G06F12/0831

摘要： L'invention propose un procédé mettant en cohérence la mémoire cache (22) d'un processeur (2), dans lequel:
-le processeur traite (E1a, E1b) une requête d'écriture de données à une adresse de sa mémoire marquée à l'état partagé;
-ladite adresse est transmise (E3) à d'autres processeurs, les données sont écrites (E2a) dans sa mémoire cache (22) et l'adresse passe à l'état modifié, une mémoire annexe (29) mémorise ladite adresse, lesdites données et un marqueur associé (inv) dans un premier état;
-le processeur reçoit (E4) ladite adresse et un indicateur ;
-si l'indicateur indique que le processeur doit effectuer l'opération et si le marqueur associé est dans le premier état, lesdites données sont maintenues à l'état modifié;
-si l'indicateur n'indique pas que le processeur doit effectuer l'opération et si le processeur reçoit une commande de marquage à l'état invalide, le marqueur passe dans un second état.

摘要翻译： 该方法涉及由处理器处理将数据写入处理器的高速缓冲存储器（22）的地址的请求，并将该地址发送到其他处理器。 前一处理器接收指示前一处理器是否必须对地址进行存储器操作的指示符。 如果与数据相关联的标记处于状态，则存储器中的数据保持在修改状态，否则，前一个处理器将共享存储器中的数据写入请求，并将数据标记为无效状态，当指示符指示 执行内存操作。 还包括以下独立权利要求：（1）数字处理器（2）包括若干处理器的系统。