-
公开(公告)号：EP0011807B1
公开(公告)日：1983-02-09
申请号：EP79104601.4
申请日：1979-11-19
-
2.发明公开Elektronische Einrichtung zur Erfassung der Blindleistung und Verwendung dieser Einrichtung 失效用于检测的无功功率和使用该装置的电子设备。
公开(公告)号：EP0052256A1
公开(公告)日：1982-05-26
申请号：EP81108720.4
申请日：1981-10-22
CPC分类号： H03H11/16 , G01R21/003
摘要： Bei elektronischen Einrichtungen zur Erfassung der Blindleistung sind für jede Phase zwei Wandler (WR, RR, WS, RS, WT, RT) vorgesehen, die ausgangsseitig strom- bzw. spannungsproportionale Meßspannungen (U IR , u R , U IS , u s , U IT , U T ) liefern. Zwischen jeweils zwei zusammengehörigen Meßspannungen (U IR , u R ; U IS , u s ; U IT , U T ) wird durch Phasendrehglieder eine zusätzliche Phasenverschiebung von 90° erzeugt. In nachgeschalteten Multipliziergliedern (M, M', M") wird ein blindleistungsproportionales Signal (U 1 , u z , U 3 ) erzeugt. Um Verfälschungen sowohl der Amplitude als auch der Phasendrehung bei Frequenzänderungen weitgehend auszuschließen, ist erfindungsgemäß bei den Eingängen jedes Multipliziergliedes (M, M', M") als Phasendrehglied je ein Allpaß (F1, F2; F1', F2'; F1" F2") vorgeschaltet, wobei bei der Nennfrequenz des speisenden Netzes der eine eine Phasendrehung von +45° und der andere eine Phasendrehung von -45° erzeugt.
摘要翻译： 在用于检测两个换能器（WR，RR，WS，RS，WT，RT）提供给每个相位的无功功率电子器件，电流或输出侧的电压成比例的测量电压（UIR，UR，UIS，US，UIT，UT）提供 ， 每两个相关联的测量电压（; UIS; US; UIR，UR UIT，UT）之间由移相装置，90°的附加的相移产生。 在下游乘法器（M，M”，M“），无功功率成比例的信号（U1，U2，U3）的产生。为了减少幅度和频率的变化的相位旋转两者的扭曲，根据本发明在每个乘法器的输入端（M，M 上游F2“），其中在+ 45°的相位旋转和另一相移的供电系统的标称频率 - “” F1，M）作为一个移相元件每一个全通滤波器（F1，F2 ;; F1' ，F2'“ 产生45°。
-
公开(公告)号：EP0008301A1
公开(公告)日：1980-02-20
申请号：EP79900206
申请日：1979-08-13
申请人： SINGER CO
发明人： WORTHINGTON JAMES C
CPC分类号： H03K3/78 , H03K5/1502
摘要： Des signaux de temps a codage numerique sont utilises pour commander l'emission de signaux de sortie cycliques. Les signaux de temps sont fournis aux entrees d'un premier et d'un second generateur de signaux (14) et (15) respectivement. Un dispositif de reglage (17), reglable par l'utilisateur, gouverne le second generateur de signaux de sortie pour dephaser un groupe de signaux de sortie du second generateur par rapport aux signaux de sortie du premier generateur. Des variantes de construction (15) et (16) du second generateur de signaux de sortie permettent de dephaser soit des groupes d'impulsions soit une impulsion isolee.
-
公开(公告)号：EP4369027A1
公开(公告)日：2024-05-15
申请号：EP23847858.0
申请日：2023-09-08
发明人： LIU, Zhengdong , ZHOU, Wenting
摘要： A calibration circuit and a calibration method for a phase shifter, a phase-shift circuit, a radio frequency transmitting circuit, a radio frequency receiving circuit, a radar sensor and an electronic device are provided. The calibration circuit for the phase shifter includes a phase acquisition circuit (21) and a phase calibration circuit, the phase acquisition circuit (21) is coupled to the phase shifter (10), is configured to acquire a radio frequency signal output by the phase shifter (10), modulate a radio frequency sample signal acquired from the phase shifter (10) using a first baseband signal, down-convert the modulation signal obtained after modulation to a baseband to obtain a second baseband signal containing an actual phase; the phase calibration circuit (22) is coupled to the phase acquisition circuit (21) and configured to acquire the actual phase in the second baseband signal, determine calibration phase information for the phase shifter according to a phase deviation between the actual phase and a preset phase-shift phase, generate a phase-shift control signal according to the calibration phase information and transmit the phase-shift control signal to the phase shifter.
-
公开(公告)号：EP3676905A1
公开(公告)日：2020-07-08
申请号：EP18792749.6
申请日：2018-10-02
发明人： JACKSON, Thomas , LU, Bingqian , ALSAWAHA, Hamad , HOU, Peter , MAO, Yilin
-
6.发明公开SYSTEM AND METHOD FOR GENERATING LOCAL OSCILLATOR (LO) SIGNALS FOR A QUADRATURE MIXER 审中-公开系统和方法本振信号用于正交混频器的生产
-
公开(公告)号：EP0639347A4
公开(公告)日：1996-01-17
申请号：EP93901550
申请日：1993-01-13
发明人： AMEMIYA SHINICHI , SUZUKI YOICHI
CPC分类号： G01S7/52046 , H03H17/08
摘要： A digital phase shifter capable of shifting the phases of data row by steps shorter than the sampling period even though the sampling signal the phase of which is fixed or a clock signal is used. This phase shifter comprises: a memory for storing consecutively time series data sampled at given periods in addresses corresponding to the sampling times; reading means for reading from this memory consecutively the data at sampling times earlier than the current sampling time by a desired period of time in synchronism with the sampling of the time series data; a register for holding several consecutive pieces of data including the latest one with respect to those read from the memory; and means for generating interpolated data in desired divided positions at the sampling intervals of a plurality of pieces of data held in this register by adding weights to the plural pieces of data held in it.
-
8.发明公开Discrete increment signal processing system and method using parallel branched N-state networks 失效使用并行离散逐步信号处理系统和方法支化的N-状态网络。
公开(公告)号：EP0408323A2
公开(公告)日：1991-01-16
申请号：EP90307557.0
申请日：1990-07-10
发明人： Pritchett, Samuel D.
摘要： A parallel branched N-state design method is used for discrete increment signal processing systems, such as incremental phase shifters and attenuators. These systems are implemented using parallel branched signal processing networks, each with N parallel discrete increment branch circuits (i.e., without being restricted to binary-state networks). In comparison with conventional cascaded binary-state networks, the parallel branched N-state design achieves reduced complexity and insertion loss. An exemplary embodiment of a phase shift system providing 32 phase increments (or states) uses three cascaded phase shift networks -- two quaternary-state networks (Quits 10, 20) and a single binary-state network (Bit 30). The most significant Quit (10) illustrates the N-state design, providing the four most significant phase states (reference, +90°, -180°, -90°) using four switched-line branch circuits (100, 200, 300, 400), each controlled by two PIN diode control elements (D1A/D1B, D2A/D2B, D3A/D3B, D4A/D4B). A parallel branched N-state design for discrete increment systems minimizes insertion loss and complexity by minimizing the total number of cascaded networks, the total number of cascaded branch circuits and the total number of branch control elements.
摘要翻译： 并行分支的N-状态设计方法用于离散增量信号处理系统，：如增量移相器和衰减器。 这些系统使用并行分支信号处理网络中实现，每一个具有N个并行离散增量分支电路（即，不限制于二进制状态网络）。 与常规比较级联的二进制状态的网络中，平行支链的N-状态设计实现降低的复杂度和插入损耗。 相移系统中提供32个相位增量的示例性实施例（或状态）使用三个级联相移网络 - 两个四价态网络（退出10，20）和一个单一的二进制状态网络（比特30）。 最显著退出（10）示出的N个状态的设计，提供了使用四个四个最显著相位状态（基准，90°，-180°，-90°）切换线分支电路（100，200，300， 400），每个由两个PIN二极管控制元件（D1A / D1B，D2A / D2B D3A / D3B，D4A / D4B）控制。 并行分支的N-状态设计为离散增量系统通过最小化级联网络的总数量，级联分支电路的总数量和分支控制元件的总数目最小化的插入损耗和复杂性。
-
公开(公告)号：EP0011807A1
公开(公告)日：1980-06-11
申请号：EP79104601.4
申请日：1979-11-19
摘要： Die Schaltungsanordnung zur Bedämpfung von Leistungspendelungen in Netzen arbeitet mit von Wirk-Istleistungsänderungen abgeleiteten Signalen, die die Generatorerregung beeinflussen. Hierzu wird die zu überwachende Leistung den Eingängen zweier Vektoridentifizierer (Vil, Vi2) mit jeweils einem direkten (A11, A21) und einem phasenverschobenen Ausgang (A12, A22) zugeführt. Die besagten Ausgänge werden über Anpassungsglieder (011, 012, 021, 022) wechselseitig jeweils einem Summierglied (S1, S2) zugeführt und deren Ausgänge über je ein weiteres Anpassungsglied (03, 04) auf ein zusätzliches Summierglied (S3) geschaltet, an dem das mit steigender Pendelfrequenz sich mathematisch positiv ändernde Gesamtsignal erscheint.
摘要翻译： 用于网络阻尼功率振荡的电路结构使用来自影响发电机的励磁有源Istleistungsänderungen信号导出。 为了这个目的，电源进行监测，以双载体标识符（Vi1的，Vi2的）的输入端与相应的直接（A11，A21）和一个相移输出（A12，A22）提供。 所述输出调整部件（011，012，021，022）相互分别求和元件（S1，S2）被供给，并且其输出端分别通过连接的进一步的调节构件（03，04）与另外的添加元素（S3），在其上 出现与数学上增加的频率摆积极改变总体信号。
-
公开(公告)号：EP3404832A1
公开(公告)日：2018-11-21
申请号：EP17171725.9
申请日：2017-05-18
申请人： IMEC vzw
发明人： VAESEN, Kristof , WAMBACQ, Pierre
摘要： A phase shifting device is disclosed, comprising an input amplifier (110), a biasing circuit (120), a first output amplifier (130) and a second output amplifier (140) being variable-gain amplifiers, and a quadrature hybrid coupler (150). The input amplifier is connected to an input port (P1) of the coupler, the first output amplifier is connected to a through port (P2) of the coupler, the second output amplifier is connected to a coupled port (P3) of the coupler, and the biasing circuit is connected to an isolated port (P4) of the coupler. Further, the quadrature hybrid coupler is configured to receive, at the input port, an input signal (IN) from the input amplifier, output, at the through port, a through signal (I), receive, at the isolated port, a bias signal from the biasing circuit, and output, at the coupled port, a coupled signal (Q) having a phase differing from a phase of the through signal.
-
-
-
-
-
-
-
-
-
搜索结果
31 条记录 (耗时 0.008 秒)
