伝送路等化処理装置、および、伝送路等化処理方法

    公开(公告)号:JPWO2021100092A1

    公开(公告)日:2021-12-02

    申请号:JP2019045116

    申请日:2019-11-18

    Inventor: 川本 剛嗣

    Abstract: 伝送路等化処理の精度の劣化を抑制する。伝送路等化処理装置は、第1の逆変調伝送路推定値、第1の補間伝送路推定値、および、第2の補間伝送路推定値を算出する伝送路推定部と、それぞれの第1の逆変調伝送路推定値と対応する第1の補間伝送路推定値との差に基づいて、雑音電力を推定する雑音推定部と、雑音電力と、信号のペイロード信号に対応するリソースエレメントと、第2の補間伝送路推定値とに基づいて、MMSE規範の等化処理を行うMMSE等化部とを備える。

    ユーザ装置及び基地局装置
    99.
    发明专利

    公开(公告)号:JPWO2020157873A1

    公开(公告)日:2021-12-02

    申请号:JP2019003212

    申请日:2019-01-30

    Abstract: ユーザ装置は、クロスキャリアスケジューリングにおけるスケジューリングするセルから制御リソースセットを受信し、前記制御リソースセットに基づいて、前記スケジューリングするセルのサーチスペースを特定し、スケジューリングされるセルに設定されるサーチスペースから取得するPDCCH(Physical Downlink Control Channel)候補の数を使用して、前記スケジューリングするセルのサーチスペースに含まれるPDCCHを復号する制御部と、前記復号されたPDCCHに基づいて、クロスキャリアスケジューリングにおけるスケジューリングされるセルからPDSCH(Physical Downlink Shared Channel)を受信する受信部とを有する。

    送信装置、インターフェース、および、送信方法

    公开(公告)号:JPWO2020152926A1

    公开(公告)日:2021-12-02

    申请号:JP2019040449

    申请日:2019-10-15

    Inventor: 花岡 克史

    Abstract: AC結合により接続された送信装置において、有効データの送信開始までの時間を短くする。 送信装置は、内部抵抗、内部回路および送信側制御部を具備する。内部抵抗の一端は、コンデンサに接続された出力端子に接続される。内部回路は、その内部抵抗の他端へ互いに異なる複数の電位のいずれかを供給する。送信側制御部は、出力端子の電位が所定の初期値に初期化されたときから出力端子の電位が所定の規定値に達するタイミングまでの期間に亘って複数の電位のいずれかを内部回路に供給させる制御を行う。

Patent Agency Ranking