-
公开(公告)号:JP2019049652A
公开(公告)日:2019-03-28
申请号:JP2017174028
申请日:2017-09-11
Applicant: シャープ株式会社
IPC: G09G3/20 , G02F1/133 , H01L29/786 , G09G3/36
Abstract: 【課題】ゲート線の走査を間欠的に行う表示装置において、ゲート線の走査を再開した際に表示むらが生じにくい技術を提供する。 【解決手段】表示装置は、表示パネルと、ゲート線を走査する複数の駆動回路を有する駆動部とを備える。駆動部は、制御信号に従って、1垂直走査期間に、ゲート線を走査する走査期間と、ゲート線の走査を停止する非走査期間とを交互に切り替える。駆動回路301nは、ゲート線に選択電圧を印加する第1のスイッチング素子Nと、内部配線netAと、内部配線netAを第1の電位に充電する第2のスイッチング素子Aと、内部配線netAに接続されたドレイン電極と、第1の電位よりも低い第2の電位を有するソース電極とを有する第3のスイッチング素子Bとを備える。少なくとも走査期間の開始時に選択対象のゲート線に対応する駆動回路は、走査期間の開始前、内部配線netA(n)を第1の電位以上に再充電する充電回路301b(n)をさらに備える。 【選択図】図6
-
公开(公告)号:JP2019049590A
公开(公告)日:2019-03-28
申请号:JP2017172610
申请日:2017-09-08
Applicant: シャープ株式会社
IPC: G02F1/133 , G02F1/1368 , G09G3/20 , H01L29/786 , G09G3/36
Abstract: 【課題】高い駆動力を有し得るTFTを含むデマルチプレクサ回路を備えたアクティブマトリクス基板を提供する。 【解決手段】 アクティブマトリクス基板は、DMX回路用TFTを含むデマルチプレクサ回路を備え、各DMX回路用TFTは、複数の制御信号幹線ASW、BSWの1つから制御信号が供給されるフロントゲート電極(FG)と、制御信号とは異なるバックゲート信号が供給されるバックゲート電極(BG)とを有し、一部のソースバスラインに接続されたDMX回路用TFT(T1a、T1b)のバックゲート電極は、第1バックゲート信号を供給する第1バックゲート信号幹線(BGL(1))に接続され、他の一部のソースバスラインに接続されたDMX回路用TFT(T2a、T2b)のバックゲート電極は、第1バックゲート信号とは異なる第2バックゲート信号を供給する第2バックゲート信号幹線(BGL(2))に接続されている。 【選択図】図2
-
公开(公告)号:JP2018088301A
公开(公告)日:2018-06-07
申请号:JP2017251151
申请日:2017-12-27
Applicant: シャープ株式会社
CPC classification number: G09G3/3677 , G02F1/134336 , G02F1/136286 , G02F1/1368 , G09G3/20 , G09G2310/0251 , G09G2310/0267 , G09G2310/0286 , G09G2310/0291 , G09G2310/08 , G11C19/28
Abstract: 【課題】少ない回路素子数で特性劣化による影響を小さくする。 【解決手段】単位シフトレジスタ回路122fは、第3ゲート電極、第3ソース端子及び第3ドレイン端子を有し、出力用トランジスタT1の第1ゲート電極に第3ソース端子が接続され、第3ドレイン端子はセットトランジスタの第2ドレイン端子に接続されたトランジスタT4であって、第1のクロック信号と逆位相の第2のクロック信号を第3ゲート電極に入力することで出力用トランジスタT1の第1ゲート電極とセットトランジスタT2の第2ドレイン端子とを導通させるトランジスタT4を備える。 【選択図】図18
-
-
-
公开(公告)号:JP2019174595A
公开(公告)日:2019-10-10
申请号:JP2018061373
申请日:2018-03-28
Applicant: シャープ株式会社
Inventor: 山本 薫
IPC: G02F1/133 , G02F1/1368 , G09G3/20 , G09G3/36
Abstract: 【課題】デマルチプレクサ回路を備えたアクティブマトリクス基板の駆動電力を低減する。 【解決手段】アクティブマトリクス基板は、周辺領域に配置されたデマルチプレクサ回路を備える。デマルチプレクサ回路の各単位回路は、n個のスイッチングTFTを含む。デマルチプレクサ回路は、スイッチングTFTのゲート電極に印加される電圧を昇圧し得るブースト回路を含む。ブースト回路は、セット動作を行うセット部と、ブースト動作を行うブースト部と、リセット動作を行うリセット部とを含む。セット部は、駆動信号線に接続されたドレイン電極と、スイッチングTFTのゲート電極に接続されたノードに接続されたソース電極とを有するセット用TFTを含む。セット部がセット動作を行うとき、セット用TFTのドレイン電極には、駆動信号線から第1信号電圧V1が供給され、セット用TFTのゲート電極には、第1信号電圧V1よりも高い第2信号電圧V2が供給される。 【選択図】図20
-
公开(公告)号:JP2019074560A
公开(公告)日:2019-05-16
申请号:JP2017198617
申请日:2017-10-12
Applicant: シャープ株式会社
IPC: G09G3/36 , G09G3/3225 , G02F1/133 , G11C19/28 , G09G3/20
Abstract: 【課題】ゲート線を速やかに選択状態又は非選択状態に遷移させる。 【解決手段】複数の駆動回路は、所定のサイクルで第1の電位又は第1の電位よりも低い第2の電位となるM相(Mは3以上の自然数)の駆動用信号GCK1〜GCK4が供給され、駆動用信号GCK1に応じて第1の電位又は第2の電位を基準に電位が変化するnetA(n)と、ゲート線GL(n)を選択状態又は非選択状態に切り替える出力回路部を有し、出力回路部が含む第1の出力用スイッチング素子は、駆動回路とは異なる第1の駆動回路のnetA(n+1)と接続されたゲート電極と、駆動用信号GCK1が供給されるドレイン電極と、ゲート線GL(n)と接続されたソース電極とを有し、ゲート線GL(n)が非選択状態又は選択状態に切り替えられる際のnetA(n+1)の電位と、netA(n+1)の基準となる電位との電位差は、第1の電位と第2の電位との電位差以上である。 【選択図】図5A
-
公开(公告)号:JPWO2017170072A1
公开(公告)日:2018-12-27
申请号:JP2017011574
申请日:2017-03-23
Applicant: シャープ株式会社
Inventor: 山本 薫
IPC: H04N5/32 , H04N5/341 , H04N5/374 , H01L27/146 , H01L29/786 , H04N5/376
Abstract: 特定の走査信号線を同時にアクティブにする高速スキャン(高速走査)ができるアクティブ基板を提供する。2個のシフトレジスタブロック(2・3)におけるN段目のシフトレジスタ(4)の各々は、隣接する走査信号線(GLn・GLn+1)が同時にアクティブとなるように、出力信号を出力する。
-
-
-
-
-
-
-