公开(公告)号：KR102232624B1

公开(公告)日：2021-03-25

申请号：KR1020130145023A

申请日：2013-11-27

申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼

发明人： 하지메 도쿠나가 ,  준이치 고에즈카 ,  겐이치 오카자키 ,  슌페이 야마자키 ,  šœ페이 야마자키

IPC分类号： H01L29/786 ,  G02F1/1368 ,  G06F3/041

CPC分类号： H01L29/78696 ,  G02F1/1368 ,  G06F3/041 ,  H01L29/22 ,  H01L29/247 ,  H01L29/78606 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78693

摘要： 본 발명은 신뢰성이 높으며 안정된 전기 특성을 갖는 반도체 장치를 제공한다.
채널이 형성되는 산화물 반도체막의 상층과 하층에 접촉하도록, 상기 산화물 반도체막을 구성하는 금속 원소 중 1종류 이상의 같은 금속 원소를 포함한 산화물막을 형성함으로써, 상기 산화물 반도체막의 상측의 계면과 하측의 계면에 계면 준위가 생성되기 어렵게 한다. 또한, 산화물 반도체막에 접촉하는 산화물막의 재료에 전자 친화력이 산화물 반도체막의 전자 친화력보다 작은 것을 사용함으로써 채널에 흐르는 전자가 산화물 반도체막에 접촉하는 산화물막으로 이동하는 일은 거의 없고 주로 산화물 반도체막 내를 이동한다. 따라서, 산화물막의 외측에 형성되는 절연막과 산화물막의 계면에 준위가 존재하더라도 상기 준위는 전자의 이동에는 거의 영향을 미치지 않는다.

公开(公告)号：KR102231084B1

公开(公告)日：2021-03-24

申请号：KR1020140182059A

申请日：2014-12-17

申请人： 엘지디스플레이 주식회사

发明人： 이병현 ,  이치열 ,  원규식

IPC分类号： G02F1/1362 ,  G02F1/1343 ,  G02F1/1368

CPC分类号： G02F1/1362 ,  G02F1/1343 ,  G02F1/134309 ,  G02F1/136213 ,  G02F1/136286 ,  G02F1/1368 ,  G02F1/134345 ,  G02F1/134372 ,  G02F2201/52 ,  Y10S359/90

摘要： 본 발명은 프린지 필드 방식 액정표시장치를 개시한다. 개시된 본 발명의 프린지 필드 방식 액정표시장치는, 기판을 포함하고, 상기 기판 상에 교차 배치되어 서로 비대칭적으로 면적인 다른 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP)를 구획하는 게이트 라인과 데이터 라인을 포함하며, 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP)에 각각 배치된 제1 내지 제4 박막 트랜지스터를 포함하고, 상기 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP)에 각각 배치된 공통전극들을 포함하며, 상기 공통전극들과 중첩되도록 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP)에 각각 배치된 백색화소전극, 적색화소전극, 녹색화소전극 및 청색화소전극을 포함함으로써, 서로 비대칭 면적을 갖는 백색(W), 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP)들이 동일한 충전 용량을 갖도록 보상하여 서로 상이한 킥백 전압(ΔVp)에 의한 화질 불량을 개선한 효과가 있다.

公开(公告)号：KR102229737B1

公开(公告)日：2021-03-22

申请号：KR1020190005685A

申请日：2019-01-16

申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼

发明人： 순페이 야마자키 ,  히데카즈 미야이리 ,  아키하루 미야나가 ,  켄고 아키모토 ,  코지로 시라이시

IPC分类号： H01L29/786 ,  H01L27/12 ,  H01L29/45

CPC分类号： H01L27/1225 ,  H01L27/1248 ,  H01L29/247 ,  H01L29/45 ,  H01L29/4908 ,  H01L29/51 ,  H01L29/66969 ,  H01L29/78606 ,  H01L29/78618 ,  H01L29/78645 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78693 ,  H01L29/78696 ,  G02F1/133345 ,  G02F1/133528 ,  G02F1/134336 ,  G02F1/13439 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2201/123 ,  G09G2310/0286 ,  G09G3/3674 ,  H01L27/3262

摘要： 전기 특성 및 신뢰성이 높은 박막 트랜지스터를 갖는 반도체 장치, 및 상기 반도체 장치를 높은 양산성으로 제작하는 방법을 제안하는 것을 과제로 한다.
반도체층으로서 In, Ga, 및 Zn를 포함하는 산화물 반도체막을 사용하고, 반도체층과 소스 전극층 및 드레인 전극층 사이에 버퍼층이 형성된 역 스태거형(보텀 게이트 구조)의 박막 트랜지스터를 포함하는 것을 요지로 한다. 소스 전극층 및 드레인 전극층과 반도체층 사이에 반도체층보다 캐리어 농도가 높은 버퍼층을 의도적으로 형성함으로써, 오믹(ohmic)성의 콘택트를 형성한다.

公开(公告)号：KR20210030335A

公开(公告)日：2021-03-17

申请号：KR1020210031985A

申请日：2021-03-11

申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼

发明人： 요시아키 오이카와 ,  호타카 마루야마 ,  히로미치 고도 ,  다이스케 카와에 ,  순페이 야마자키

IPC分类号： H01L27/12 ,  G02F1/1343 ,  H01L21/02 ,  H01L27/32 ,  H01L29/45 ,  H01L29/786

CPC分类号： H01L27/1225 ,  H01L29/7869 ,  G02F1/13439 ,  G02F1/1368 ,  H01L21/02565 ,  H01L21/02631 ,  H01L27/1214 ,  H01L27/124 ,  H01L27/156 ,  H01L27/3248 ,  H01L27/3262 ,  H01L29/24 ,  H01L29/45 ,  H01L29/78618 ,  H01L29/78693 ,  H01L29/78696 ,  G02F2201/121 ,  G02F2201/123

摘要： 본 발명은 산화물 반도체층을 이용하여, 전기 특성이 우수한 박막 트랜지스터를 구비한 반도체 장치를 제공하는 것을 과제의 하나로 한다.
채널 형성 영역에 SiOx를 포함하는 In-Sn-O계 산화물 반도체층을 이용하여, 전기 저항값이 낮은 금속 재료로 이루어지는 배선층과의 콘택트 저항을 저감하기 위하여, 소스 전극층 및 드레인 전극층과 상기 SiOx를 포함하는 In-Sn-O계 산화물 반도체층과의 사이에 소스 영역 또는 드레인 영역을 형성한다. 소스 영역 또는 드레인 영역, 및 화소 영역은 동일층의 SiOx를 포함하지 않는 In-Sn-O계 산화물 반도체층을 이용한다.

公开(公告)号：KR102229050B1

公开(公告)日：2021-03-16

申请号：KR1020207017014A

申请日：2018-12-21

申请人： 이 잉크 코포레이션

发明人： 리차드 제이 주니어 파올리니 ,  스티븐 불 ,  세스 제이 비숍 ,  칼 레이먼드 에이먼드슨 ,  스티븐 제이 텔퍼 ,  조지 지 해리스

IPC分类号： G02F1/167 ,  G02F1/1343 ,  G02F1/1362 ,  G02F1/1368

CPC分类号： G02F1/167 ,  G02F1/16762 ,  G02F1/134318 ,  G02F1/13439 ,  G02F1/136286 ,  G02F1/1368

摘要： 제 1 디스플레이는 디스플레이의 대향면들 상에 제 1 및 제 2 전극들을 갖는 전기-광학 재료의 층을 포함한다. 일방 또는 양방의 전극들은 적어도 2개의 이격된 콘택들을 갖는다. 전압 제어 수단은 동일한 전극에 부착된 2개의 이격된 콘택들 사이의 전위차를 변경하도록 배열된다. 제 2 디스플레이는 그에 인접한 적어도 3개의 전기적으로 절연된 전극들의 시퀀스를 갖는 전기-광학 재료의 층을 포함한다. 전압 제어 수단은 시퀀스의 첫번째 전극과 마지막 전극 사이의 전위차를 변경한다. 이들 디스플레이들을 구동하는 방법이 또한 제공된다.

公开(公告)号：KR102227208B1

公开(公告)日：2021-03-12

申请号：KR1020140191036A

申请日：2014-12-26

申请人： 엘지디스플레이 주식회사

发明人： 윤규한 ,  허창록 ,  고인태 ,  우상용

IPC分类号： G02F1/133 ,  G02F1/1333 ,  G02F1/1345 ,  G02F1/1368 ,  G09G3/36

CPC分类号： G02F1/133 ,  G02F1/133334 ,  G02F1/1345 ,  G02F1/1368 ,  G09G3/36 ,  G09G2300/0426 ,  G09G2330/06

摘要： 본 발명은 구동 집적 회로가 실장되는 칩 실장 영역의 구조를 변경하여 정전기로 인한 불량을 저감할 수 있도록 한 디스플레이 장치에 관한 것으로, 본 발명에 따른 디스플레이 장치는 칩 실장 영역에 배치된 게이트 출력 패드 및 더미 출력 패드, 상기 게이트 링크 라인과 상기 게이트 출력 패드 사이에 구비된 게이트 패드 접속부, 및 상기 더미 링크 라인과 상기 더미 출력 패드 사이에 구비된 더미 패드 접속부를 포함하고, 상기 게이트 패드 접속부는 상기 게이트 링크 라인과 상기 게이트 출력 패드를 전기적으로 연결시키고, 상기 더미 패드 접속부는 상기 더미 링크 라인과 상기 더미 출력 패드를 전기적으로 연결시키지 않을 수 있다.

公开(公告)号：KR20210027711A

公开(公告)日：2021-03-11

申请号：KR1020190108399A

申请日：2019-09-02

申请人： 삼성디스플레이 주식회사

发明人： 박재현

IPC分类号： G02F1/1345 ,  G02F1/1335 ,  G02F1/1339

CPC分类号： G02F1/13458 ,  G02F1/1345 ,  G02F1/13452 ,  G02F1/133345 ,  G02F1/133514 ,  G02F1/13394 ,  G02F1/134309 ,  G02F1/1368 ,  H01L27/1222 ,  H01L27/124 ,  H01L27/1248 ,  H01L29/78675 ,  G02F1/1339 ,  G02F2201/121 ,  G02F2201/123

摘要： 표시 장치가 제공된다. 본 발명의 일 실시예에 따른 표시 장치는, 상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는, 제1 베이스 기판, 및 상기 제1 베이스 기판의 일측 단부 상에 배치된 하부 패드를 포함하는 제1 기판부; 상기 제1 기판부 상에 배치된 제2 베이스 기판, 및 상기 제2 베이스 기판의 상기 일측 단부 상에 배치된 상부 패드를 포함하는 제2 기판부; 상기 하부 패드, 및 상기 상부 패드와 전기적으로 연결된 측면 패드; 및 상기 제1 기판부와 상기 제2 기판부 사이에 배치된 실링 부재를 포함하고, 상기 실링 부재는 절연 수지, 및 상기 절연 수지 내에 분산된 도전볼을 포함하고, 상기 상부 패드, 및 상기 하부 패드는 상기 도전볼을 통해 전기적으로 연결된다.

公开(公告)号：KR102226090B1

公开(公告)日：2021-03-09

申请号：KR1020130114414A

申请日：2013-09-26

申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼

发明人： 요시하루 히라카타 ,  노조무 스기사와 ,  료 하츠미 ,  데츠지 이시타니

IPC分类号： H01L21/324 ,  H01L21/3105 ,  H01L29/786

CPC分类号： H01L27/3251 ,  H01L29/66969 ,  G02F1/1339 ,  H01L21/563 ,  H01L21/67098 ,  H01L21/67155 ,  H01L23/3142 ,  H01L27/1225 ,  H01L27/1262 ,  H01L29/66742 ,  H01L29/78606 ,  H01L29/7869 ,  G02F1/13306 ,  G02F1/133345 ,  G02F1/133357 ,  G02F1/13338 ,  G02F1/133528 ,  G02F1/133784 ,  G02F1/1341 ,  G02F1/13415 ,  G02F1/134309 ,  G02F1/13439 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2201/123 ,  G06F2203/04103 ,  G06F3/0412 ,  G06F3/044 ,  H01L2924/0002

摘要： 본 발명은 산화물 반도체 및 유기 수지막을 포함하며 안정된 전기적 특성을 갖는 반도체 장치를 제공한다.
산화물 반도체를 포함하는 트랜지스터 위에 유기 수지막을 형성한 제 1 기판을 감압 분위기하에서 열처리하고, 열처리 후의 제 1 기판을 대기에 노출시키지 않고 가능한 한 수분이 적은 분위기(예를 들어, 이슬점 -60℃ 이하, 바람직하게는 이슬점 -75℃ 이하의 불활성 가스(예를 들어 질소) 분위기, 또는 이슬점 -60℃ 이하, 바람직하게는 이슬점 -75℃ 이하의 건조 공기(드라이 에어) 분위기)하에서 취급(handling)하고, 대향 기판으로서 기능하는 제 2 기판과 접합시킴으로써, 반도체 장치를 제작한다.

公开(公告)号：JPWO2017135029A1

公开(公告)日：2018-12-06

申请号：JP2017001458

申请日：2017-01-18

申请人： 株式会社リコー

发明人： 新江 定憲 ,  植田 尚之 ,  中村 有希 ,  安部 由希子 ,  松本 真二 ,  曽根 雄司 ,  早乙女 遼一 ,  草柳 嶺秀

IPC分类号： H01L29/786 ,  H01L21/28 ,  H01L51/50 ,  H01L21/336

CPC分类号： H01L21/47635 ,  G02F1/1368 ,  H01L21/02192 ,  H01L21/02194 ,  H01L21/28 ,  H01L21/283 ,  H01L21/441 ,  H01L27/1225 ,  H01L27/3262 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/4908 ,  H01L29/4958 ,  H01L29/517 ,  H01L29/66969 ,  H01L29/786 ,  H01L29/78609 ,  H01L29/78693 ,  H01L51/50

摘要： 本電界効果型トランジスタの製造方法は、ゲート絶縁層と、前記ゲート絶縁層の所定面に順次積層された第1導電膜及び第2導電膜を含む電極と、を有する電界効果型トランジスタの製造方法であって、前記ゲート絶縁層として、アルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくとも何れかである第B元素とを含む酸化物膜を成膜する工程と、前記酸化物膜の上に有機アルカリ溶液で溶解する第1導電膜を成膜する工程と、前記第1導電膜の上に第2導電膜を成膜する工程と、前記第1導電膜より前記第2導電膜の方がエッチングレートが高いエッチング液を用い、前記第2導電膜をエッチングする工程と、前記有機アルカリ溶液を用い、前記第2導電膜をマスクとして前記第1導電膜をエッチングする工程と、を有する。

公开(公告)号：JP6434651B2

公开(公告)日：2018-12-05

申请号：JP2017549566

申请日：2014-12-25

申请人： 深▲せん▼市華星光電技術有限公司 ,  SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.

发明人： ▲はお▼ 思坤

IPC分类号： G02F1/1368 ,  G02F1/1343

CPC分类号： H01L27/1218 ,  G02F1/133345 ,  G02F1/134309 ,  G02F1/13439 ,  G02F1/136227 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/134372 ,  G02F2001/136295 ,  G02F2201/40 ,  H01L27/124 ,  H01L27/1248