-
公开(公告)号:JPS6189741A
公开(公告)日:1986-05-07
申请号:JP21108484
申请日:1984-10-08
申请人: Fujitsu Ten Ltd
发明人: SUZUKI KEIICHI
IPC分类号: H04L5/14
CPC分类号: H04L5/1423
摘要: PURPOSE:To transmit data of H, L binary values at the same time in two directions on a common transmission line by utilizing the presence of a voltage on the transmission line and the presence of a current having a directivity at the presence of voltage through combination. CONSTITUTION:Since transistors (TRs) Q10-Q12 and Q20-Q22 are turned off when transmission data T1, T2 are both logical 0, V, I, D1, D2 are all logical 0, and reception data R1, R2 are logical 0 by pull-down resistors R13, R23. When the transmission data T1 is loginal 1 and the T2 is loginal 0, since the TRQ10 is turned on, the current detection output D1 is loginal 1. Since the TRQ21 is turned on, a current flows in the path of the resistor R21, a transmission line 34 is not grounded directly even at T2=0 but keeps logical 1. The signal with the level 1 becomes the recpetion data R2 via the emitter and collector of the TRQ21. On the other hand, since D1=1 is established in the device 1, the TRQ12 is turned off and since T1=1, V=1 are established, the Q11 is turned off and then the reception data R1 is logical 0.
摘要翻译: 目的:通过利用传输线路上的电压的存在和通过组合存在电压存在电流的方式,在公共传输线上在两个方向上同时发送H,L二进制值的数据 。 构成:由于当发送数据T1,T2都为逻辑0时晶体管(TR)Q10-Q12和Q20-Q22截止,所以V,I,D1,D2都为逻辑0,接收数据R1,R2为逻辑0, 下拉电阻R13,R23。 当发送数据T1为逻辑1且T2为逻辑0时,由于TRQ10导通,电流检测输出D1为逻辑1.由于TRQ21导通,电流流过电阻器R21的路径, 传输线34即使在T2 = 0时也不直接接地,但保持逻辑1.具有电平1的信号通过TRQ21的发射极和集电极成为重构数据R2。 另一方面,由于在设备1中建立了D1 = 1,所以TRQ12被关闭,并且由于T1 = 1,建立V = 1,所以关闭Q11,接着数据R1为逻辑0。
-
公开(公告)号:JPS59214351A
公开(公告)日:1984-12-04
申请号:JP8937683
申请日:1983-05-19
发明人: TAKAHASHI KATSUMI
CPC分类号: H04L5/1423
摘要: PURPOSE:To obtain a device which requires only one connection line and has a shorter reaction time than a device which employs a polling system with one connection line by using two different start bit patterns for transmission and reception between two devices. CONSTITUTION:When a transmitter/receiver 1 performs transmission to a transmitter/receiver 2, a start bit pattern is sent at first and a serial signal is then transmitted. The device 2 after recognizing the start bit pattern receives the serial signal. Transmission from the device 2 to the device 1 is the same. In this case, 1 is the start bit pattern from the device 1 to the device 2 and 5 is the start bit pattern from the device 2 to the device 1; when the transmission from the device 1 to the device 2 and the transmission from the device 2 to the device 1 coincide with each other, the 1st bits of the start bits patterns are both at a level LOW, but the 2nd bit on the side of the device 1 is at LOW regardless of transmission of HIGH, so it is found that the transmission on the side of the device 2 is carried out. Then, the side 1 is placed in reception mode to confirm that the next one bit from the side 2 is at HIGH, and the serial signal succeeding the next bit is received. Transmission is started after the reception is completed.
摘要翻译: 目的:为了获得一个仅需要一条连接线路,并且具有比采用具有一条连接线路轮询系统的设备更短的反应时间的设备,通过使用两个不同的启动位模式在两个设备之间进行发送和接收。 构成:当发射机/接收机1对发射机/接收机2进行传输时,首先发送起始位模式,然后发送串行信号。 识别开始位模式后的装置2接收串行信号。 从设备2到设备1的传输是相同的。 在这种情况下,1是从设备1到设备2的起始位模式,5是从设备2到设备1的起始位模式; 当从设备1到设备2的传输以及从设备2到设备1的传输彼此一致时,起始位模式的第1位都处于低电平,而第二位位于 设备1处于低电平,而不管HIGH的传输如何,因此发现在设备2侧的传输被执行。 然后,侧面1置于接收模式,以确认从侧面2的下一个位为高电平,接收下一个位之后的串行信号。 接收完成后开始发送。
-
公开(公告)号:JPS59156043A
公开(公告)日:1984-09-05
申请号:JP21345783
申请日:1983-11-15
申请人: Rideibuun Ooke
发明人: OOKE RIDEIBUUN
CPC分类号: H04L5/1423
-
公开(公告)号:JPS5940737A
公开(公告)日:1984-03-06
申请号:JP15110082
申请日:1982-08-30
发明人: HIBINO SATORU
CPC分类号: H04L5/1423
摘要: PURPOSE:To improve the utilizing efficiency of a transmission circuit, by transmitting outgoing and incoming signals with different potential levels to attain bidirectional data transmission via a pair of transmission lines. CONSTITUTION:When the outgoing signal to each terminal is transmitted to a transmission transistor(TR) 6 at the center side 1, the TR6 is driven to convert a signal into the outgoing signal having a high power supply voltage VCCT level, and the signal is transmitted to a signal line 3. Since the voltage VCCT exceeds the Zener voltage of a Zener diode 9 at a terminal side 5, a current corresponding to the outgoing signal flows to the Zener diode 9, a resistor 10, and an LED11, and the outgoing signal is converted into a receiving signal by a photocoupler 8. When an incoming signal is given to a transmission TR14, the TR14 applies the incoming signal of the VCCR power supply voltage level to the signal line 3. Then, the incoming signal is converted into the receiving signal by a photocoupler 15. Since the potential of the signal line 3 in this case goes to the VCCR or below lower than the Zener voltage of the Zener diode 9, no outgoing signal is received by the photocoupler 8.
摘要翻译: 目的:通过发送具有不同电位电平的输出和输入信号来提高传输电路的利用效率,以通过一对传输线实现双向数据传输。 构成:将各端子的输出信号发送到中心侧1的发送晶体管(TR)6时,驱动TR6将信号转换为具有高电源电压VCCT电平的输出信号,信号为 由于电压VCCT在端子侧5超过齐纳二极管9的齐纳二极管9,所以与输出信号相对应的电流流向齐纳二极管9,电阻10和LED11,并且 输出信号由光电耦合器8转换成接收信号。当向传输TR14给出输入信号时,TR14将VCCR电源电压电平的输入信号施加到信号线3.然后,输入信号被转换 由于这种情况下信号线3的电位进入VCCR或低于齐纳二极管9的齐纳电压,所以光电耦合器8不接收输出信号。
-
公开(公告)号:JPS5940736A
公开(公告)日:1984-03-06
申请号:JP15109982
申请日:1982-08-30
发明人: HIBINO SATORU
CPC分类号: H04L5/1423
摘要: PURPOSE:To attain an inexpensive transmission line, by supplying power to a terminal side and transmitting an outgoing signal of a voltage polarity and an incoming signal of opposite polarity via a pair of transmission lines. CONSTITUTION:When no signal is transmitted, a timer 3 at the center is reset, an output terminal TO is at H level, a positive voltage is applied from a positive voltage power supply to a signal line 9, and a power receiving circuit 29 at each terminal is charged. A P-S converter 2 receives outgoing data and sets it, and a serial signal is outputted from a output terminal SO1 with an indicating signal. A timer 3 is set in this case and the power supply is stopped. The voltage of a BUSY signal from the converter 2 to a receiving means 17 is dropped to inhibit the receiving of the outgoing data, and an output of the terminal SO1 drives a transmitting means 4. A signal line 9 in this case is a negative. Thus, an outgoing signal current flows only to a resistor 13, a receiving means 11 and a diode 12 at the terminal side, and the outgoing signal is outputted from a signal circuit 14. When the outgoing signal is finished for transmission, the BUSY signal goes to L, a receiving control means 22 is turned off and a positive potential is given to the signal line 9.
摘要翻译: 目的:为了实现廉价的传输线路,通过向终端侧供电,并通过一对传输线传输电压极性输出信号和相反极性的输入信号。 构成:当没有信号传输时,中心的定时器3复位,输出端TO为H电平,正电压从正电压电源施加到信号线9,电源接收电路29在 每个终端都被充电。 P-S转换器2接收输出数据并将其设置,并且从具有指示信号的输出端子SO1输出串行信号。 在这种情况下设置定时器3,停止供电。 从转换器2到接收装置17的BUSY信号的电压下降以阻止输出数据的接收,并且终端SO1的输出驱动发送装置4.在这种情况下,信号线9是负的。 因此,输出信号电流仅流到端子侧的电阻器13,接收装置11和二极管12,并且输出信号从信号电路14输出。当输出信号完成传输时,BUSY信号 转到L,接收控制装置22被关闭,并且向信号线9提供正电位。
-
公开(公告)号:JP6239096B2
公开(公告)日:2017-11-29
申请号:JP2016516731
申请日:2014-05-27
发明人: スミス,クリント , デビゼッティー,ナジェスワラ ラオ ディークシタ , スミス,サムエル , スラムプジ,プルニマ , ネリクンヌ,ニシン , モハンティ,ソニー , ヴァストラド,ジータ , ミシュラ,ビマール , ケムパンナ,カルパナ , バト,ラヴィ ラメシュ
CPC分类号: H04W72/04 , G06Q40/04 , H04L5/0058 , H04W16/14 , H04W28/0226 , H04L47/10 , H04L47/30 , H04L5/14 , H04L5/1423 , H04L5/16 , H04W36/0055 , H04W72/00 , H04W72/0453 , H04W92/02
-
公开(公告)号:JP6232387B2
公开(公告)日:2017-11-15
申请号:JP2014558906
申请日:2013-02-22
发明人: ジョーンズ グレアム ピー , マークス グレン エル
CPC分类号: H04L5/14 , G09G5/006 , H04L25/0272 , H04L5/1423
-
公开(公告)号:JP6214788B2
公开(公告)日:2017-10-18
申请号:JP2016556509
申请日:2015-10-20
申请人: 三菱電機株式会社
IPC分类号: H04L12/823 , H04L12/66
CPC分类号: H04L47/125 , H04B7/15 , H04L12/28 , H04L12/6418 , H04L12/66 , H04L47/127 , H04L47/32 , H04L5/0055 , H04L5/1423 , H04L63/20 , H04L69/16
-
公开(公告)号:JP2016525819A
公开(公告)日:2016-08-25
申请号:JP2016516731
申请日:2014-05-27
发明人: スミス,クリント , ラオ ディークシタ デビゼッティー,ナジェスワラ , ラオ ディークシタ デビゼッティー,ナジェスワラ , スミス,サムエル , スラムプジ,プルニマ , ネリクンヌ,ニシン , モハンティ,ソニー , ヴァストラド,ジータ , ミシュラ,ビマール , ケムパンナ,カルパナ , ラメシュ バト,ラヴィ , ラメシュ バト,ラヴィ
IPC分类号: H04W16/10
CPC分类号: H04W72/04 , G06Q40/04 , H04L5/0058 , H04L5/14 , H04L5/1423 , H04L5/16 , H04L47/10 , H04L47/30 , H04W16/14 , H04W28/0226 , H04W36/0055 , H04W72/00 , H04W72/0453 , H04W92/02
摘要: 動的スペクトルアービトラージ(DSA)システムは、異なるネットワークにわたる資源(例えば、スペクトル資源)の割り当て及び使用を共に動的に管理する動的スペクトルポリシコントローラ(DPC)及び動的スペクトルコントローラ(DSC)を含むことができる。動的スペクトルアービトラージアプリケーションパート(DSAAP)プロトコル/コンポーネント/モジュールは、DSAシステムの効率及び速度を向上させるため、DSCとDPCとの間の通信を可能にする、促進する、サポートする又は増大することができる。DSAAPは、DPC及び/又はDSCコンポーネントが、異なるネットワークにわたって資源をより良くプールすること、様々なネットワークにおいてトラフィック及び資源使用をより良くモニタすること、入札及び入札情報をより効率的に伝達すること、コンポーネントの登録及び登録解除を素早く且つ効率的に行うこと、ならびに、バックオフ動作をより良く実行することを可能にすることができる。DSAAPは、入札、インボイスの生成、資源の広告、資源の要求、資源の購入、入札認証情報の有効性の確認などのための手順の性能及び効率を向上することによって、DSA資源オークション動作の改善を行うことができる。
摘要翻译: 动态频谱套利(DSA)系统,其包括通过不同网络的资源(例如,频谱资源)的分配和管理使用(DPC)一起动态地动态频谱策略控制器和动态频谱控制器(DSC) 可以。 动态频谱套利应用部分(DSAAP)协议/组件/模块,以改善DSA系统的效率和速度,并允许DSC和DPC之间的通信,促进,是或增加支持 它可以是。 DSAAP是,DPC和/或DSC的部件,以通过不同的网络更好池资源,以便更好地监测在各种网络中使用的业务和资源,通信的出价和更有效地投标信息, 迅速和有效地执行组件的注册和注销,并且可以使得能够更好地执行回退操作。 DSAAP是,投标,代发票,广告资源,对资源的需求,购买资源,通过提高程序的性能和效率,如为投标认证信息的有效性,DSA检查资源拍卖操作的确认 改进就可以进行。
-
公开(公告)号:JP2015527797A
公开(公告)日:2015-09-17
申请号:JP2015520603
申请日:2013-06-28
申请人: クアルコム,インコーポレイテッド
发明人: ジョージ・アラン・ウィリー , グレン・ディー・ラスキン , チュルキュ・リー
IPC分类号: H04L25/02
CPC分类号: H04L25/02 , G06F13/385 , H04L5/1423 , H04L5/16 , H04L25/0272 , H04L25/14 , H04L25/4923 , H04L25/493
摘要: 特に、電子装置内の2つのデバイス間のデータの送信を容易にするシステム、方法および装置を説明する。データは、N相極性符号化シンボルとして、または差動駆動されるコネクタ上のパケットとして選択的に送信される。2つのデバイス間で通信するための所望の動作モードが決定され、エンコーダが、2つのデバイスを通信可能に結合する複数のコネクタを駆動するために選択され、複数のドライバが、エンコーダから符号化データ受信し、複数のコネクタを駆動するように構成される。スイッチが、選択されたエンコーダの出力を複数のドライバに結合し得る。別のエンコーダの1つまたは複数の出力が、高インピーダンスモードに入るように誘起または強制されることがある。
摘要翻译: 特别地,将要描述的系统,方法和装置用于促进在电子设备数据的两个设备之间的传输。 的数据作为N相极性编码的符号,或者作为在连接器上的数据包要被差分驱动被选择性地发送。 所期望的操作的模式,用于确定两个装置之间的通信中,编码器被选择用于驱动多个连接器可通信地耦合这两个装置中,多个驱动器,来自编码器的编码数据的 它接收到的,被配置为驱动多个连接器。 开关可以耦合所选编码器的输出到多个驱动器。 另一个编码器的一个或多个输出,其可被诱导或被迫进入高阻抗模式。
-
-
-
-
-
-
-
-
-