公开(公告)号：JP2016058465A

公开(公告)日：2016-04-21

申请号：JP2014181863

申请日：2014-09-08

Applicant: 株式会社日立ハイテクノロジーズ

Inventor： 嶺川 陽平 ,  高木 裕治 ,  平井 大博

IPC: H01L21/66

CPC classification number: G06T7/001 ,  G06T2207/10061 ,  G06T2207/30148 ,  H01L21/67288 ,  H01L21/68

Abstract: 【課題】欠陥の程度を定量化し、歩留まり管理に有用な情報を提供する。 【解決手段】欠陥画像を分類し、欠陥画像分類結果に基づいて、欠陥画像と、欠陥画像に対応する参照画像それぞれに計測領域と計測箇所を設定し、欠陥画像と参照画像の計測箇所から得た各々の計測値を用いて欠陥の評価値を算出し欠陥を定量化する。 【選択図】図5

Abstract translation: 要解决的问题：量化缺陷程度，并提供有用的收益管理信息。解决方案：在缺陷量化方法中，对缺陷图像进行分类; 根据缺陷图像分类结果，对与缺陷图像对应的参考图像，对每个缺陷图像和参考图像设置测量区域和测量点; 并且使用从缺陷图像和参考图像的每个测量点获得的每个测量值来计算缺陷的评估值，并且对缺陷进行量化。选择图5：图5

公开(公告)号：JP2015099054A

公开(公告)日：2015-05-28

申请号：JP2013238166

申请日：2013-11-18

Applicant: 株式会社日立ハイテクノロジーズ

Inventor： 原田 実 ,  高木 裕治 ,  平井 大博 ,  福永 文彦

IPC: H01L21/66 ,  H01L21/027 ,  G01B15/04 ,  G01B15/00

Abstract: 【課題】半導体デバイスの製造において、実際のデバイスの回路パターンが形成される領域におけるオーバーレイを、簡便かつ頑健に計測できるようにする。 【解決手段】複数回の露光工程により回路パターンが形成された半導体デバイスを対象に、複数の露光工程の間のオーバーレイを計測する方法において、半導体デバイスの指定された計測座標位置における計測画像を撮像し、半導体デバイスの指定された計測座標位置に形成されている回路パターンに対応する複数枚のテンプレート画像と複数枚のテンプレート画像の各々とオーバーレイを結び付けて予め記憶しておいた画像ライブラリを読み込み、読み込んだ画像ライブラリに含まれる複数枚のテンプレート画像それぞれと計測画像との類似度を算出し、算出した複数枚のテンプレート画像それぞれと計測画像との類似度に基づいて計測画像におけるオーバーレイを計測するようにした。 【選択図】 図6

Abstract translation: 要解决的问题：为了在半导体器件的制造中形成实际器件电路图案的区域中实现简单且鲁棒的覆盖测量。解决方案：一种在半导体器件的多个曝光处理中测量覆盖层的方法 通过多个曝光处理形成电路图案，包括：在所述半导体器件的指定测量坐标位置拾取测量图像; 读取其中预先存储与形成在所述半导体器件的指定测量坐标位置处的电路图案相对应的多个模板图像和与多个模板图像中的每一个链接的覆盖层的图像库; 计算包括在读取图像库中的多个模板图像中的每一个与测量图像之间的相似度; 并且基于所计算的多个模板图像中的每一个与测量图像之间的相似度来测量测量图像中的覆盖。