-
公开(公告)号:JP6976798B2
公开(公告)日:2021-12-08
申请号:JP2017192052
申请日:2017-09-29
申请人: キヤノン株式会社
发明人: 小林 秀央
IPC分类号: H04N5/3745 , H04N5/378 , H04N5/335 , H04N5/361 , H01L27/146 , H04N5/369
-
公开(公告)号:JP6815890B2
公开(公告)日:2021-01-20
申请号:JP2017031426
申请日:2017-02-22
申请人: キヤノン株式会社
发明人: 小林 秀央
IPC分类号: H04N5/374 , H04N5/3745 , H04N5/347
-
-
公开(公告)号:JP2020088585A
公开(公告)日:2020-06-04
申请号:JP2018219744
申请日:2018-11-22
申请人: キヤノン株式会社
摘要: 【課題】 アナログデジタル変換装置において、アナログデジタル変換の精度を向上させることができる。 【解決手段】 実施例のアナログデジタル変換装置は、比較器と、比較器から出力された信号を受ける論理ゲート部、および、スイッチ部を含む論理回路と、を備える。電源ノードと接地ノードの間において、前記論理ゲート部と前記スイッチ部とが直列に接続される。 【選択図】 図3
-
公开(公告)号:JP2019140531A
公开(公告)日:2019-08-22
申请号:JP2018022400
申请日:2018-02-09
申请人: キヤノン株式会社
IPC分类号: H04N5/369 , H01L27/146 , H04N5/3745
摘要: 【課題】 光電変換装置の性能を向上させること。 【解決手段】 実施例に係る光電変換装置は、光電変換部、および、画素回路をそれぞれが含む複数の画素と、前記複数の画素から信号を読み出すための読み出し回路と、を備える。前記光電変換部で生じた信号電荷に基づく信号を受け、かつ、差動対を構成する第1のトランジスタを、前記複数の画素のそれぞれの前記画素回路は少なくとも含む。前記画素回路、または、前記読み出し回路は第2のトランジスタを含む。前記第1のトランジスタのサイズと前記第2のトランジスタのサイズとが異なる。 【選択図】 図3
-
-
公开(公告)号:JP2018198471A
公开(公告)日:2018-12-13
申请号:JP2018179199
申请日:2018-09-25
申请人: キヤノン株式会社
摘要: 【課題】固体撮像装置の動作の高速化および信頼性の向上に有利な技術を提供する。 【解決手段】複数の画素が配列された画素アレイと、各画素からの信号を処理する複数の処理部と、を備える固体撮像装置であって、前記複数の処理部は、2以上の処理部を各々が有する複数のグループを形成しており、前記固体撮像装置は、出力ラインと、電源ラインと、各グループに1つずつ設けられ、そのグループの前記2以上の処理部の出力端を相互に接続する複数の信号ラインと、前記出力ラインと前記複数の信号ラインとの間に設けられた複数の接続部と、制御部と、を備え、あるグループの各処理部からの信号を出力する場合、前記制御部は、該グループについては、前記信号ラインと前記出力ラインとを電気的に接続しながら該グループの各処理部が順に信号を出力し、他のグループについては、該他のグループの各処理部をハイインピーダンス出力状態に維持しながら前記信号ラインと前記電源ラインとを電気的に接続するように制御する。 【選択図】図1
-
公开(公告)号:JP6412328B2
公开(公告)日:2018-10-24
申请号:JP2014075727
申请日:2014-04-01
申请人: キヤノン株式会社
CPC分类号: H04N5/378 , H04N5/2253 , H04N5/23241 , H04N5/37455 , H04N5/3765
-
公开(公告)号:JP2017184185A
公开(公告)日:2017-10-05
申请号:JP2016072990
申请日:2016-03-31
申请人: キヤノン株式会社
IPC分类号: H04N5/357 , H04N5/225 , G03B15/00 , H04N5/3745
CPC分类号: H04N5/378 , G05B15/02 , G06T7/74 , H04N5/23245 , H04N5/3696 , H04N5/37452 , H04N5/37457 , H04N9/045
摘要: 【課題】ノイズを低減した撮像装置を提供する。 【解決手段】画素は101、光電変換で生じた電荷を受ける入力ノード205を有する増幅トランジスタ207、リセットトランジスタ206、容量制御部210を含む。リセットトランジスタがオフである状態で、容量制御部が入力ノードの容量211を第1の容量値C1から第1の容量値C1より大きい第2の容量値C2に切り替える。その後、入力ノードの容量がC2に制御された状態で、リセットトランジスタがオフからオンに制御される。当該リセット動作の後に、入力ノードの容量がC1である状態で増幅トランジスタが画素信号を出力する。 【選択図】図2
-
公开(公告)号:JP5843527B2
公开(公告)日:2016-01-13
申请号:JP2011193057
申请日:2011-09-05
申请人: キヤノン株式会社
IPC分类号: H01L31/10
CPC分类号: H01L31/03529 , H01L27/14647 , H01L31/103 , Y02E10/50
-
-
-
-
-
-
-
-
-