半導体集積回路及び放送受信機
    3.
    发明专利

    公开(公告)号:JPWO2010125617A1

    公开(公告)日:2012-10-25

    申请号:JP2011511192

    申请日:2009-09-28

    IPC分类号: H04B1/10 H04N5/44

    摘要: RF回路、混合器、IF回路及び中間周波信号処理回路を1チップ化した放送受信器用半導体集積回路において、入力端子をアンテナ回路1の出力インピーダンスと同等又は略同一のインピーダンスで接地したRF回路2-9及びそのRF回路2-9の後段に配置した混合器2−-10が別途設けられる。このRF回路2-9及び混合器2-10は、受信信号系と同等の入力インピーダンスを持つので、受信信号系の出力信号に含まれるスプリアス成分と同等のスプリアス成分がこれらのRF回路2-9及び混合器2-10で検出され、受信信号系の出力信号に含まれるスプリアス成分をキャンセルする。従って、スプリアスによるノイズの影響を効果的に低減できる。

    電圧制御発振回路
    4.
    发明专利

    公开(公告)号:JPWO2007108534A1

    公开(公告)日:2009-08-06

    申请号:JP2008506346

    申请日:2007-03-23

    IPC分类号: H03L7/099 H03L7/10

    摘要: VCO回路(2)は温度検出回路(4)と電圧発生回路(5)とスイッチ(SW3)と共振回路と発振器(6)とを含む。温度検出回路(4)は温度を検出し、電圧発生回路(5)は検出された温度に対応する粗調整用の電圧を発生して出力する。スイッチ(SW3)は、微調整用のDC電圧及び粗調整用の電圧の一方を選択する。共振回路は、スイッチ(SW3)により選択された電圧に基づいて調整される容量値を有する可変容量ダイオード(CV)とコンデンサ(C2,C3)とインダクタ(L1)とを含み、所定の共振周波数を有する。発振器(6)は共振回路を用いて共振周波数に対応する発振周波数(fOSC)を有する発振信号を発生して出力する。

    Receiving apparatus
    5.
    发明专利

    公开(公告)号:JP4665676B2

    公开(公告)日:2011-04-06

    申请号:JP2005261537

    申请日:2005-09-09

    摘要: A receiver includes (i) a first filter coupled to a first antenna and passing a signal in a first frequency band, (ii) a first receiver part for receiving the signal in the first frequency band from one of input terminals thereof coupled on the output side of the first filter, (iii) a second filter coupled to the first antenna and passing a signal in a second frequency band, and (iv) a second receiver part for receiving the signal in the second frequency band from one of input terminals thereof coupled on the output side of the second filter. The receiver makes diversity reception of a signal in a third frequency band received from the other input terminal of the first receiver part, and a signal in the third frequency band received from the other input terminal of the second receiver part.

    通信制御装置及び方法
    7.
    发明专利

    公开(公告)号:JPWO2007108535A1

    公开(公告)日:2009-08-06

    申请号:JP2008506347

    申请日:2007-03-23

    IPC分类号: G06F13/38

    CPC分类号: G06F13/387

    摘要: 通信制御回路(102,103)は、シフトレジスタ(121)と制御データセレクタ(124)とを備え、3本のシリアル信号線を介して入力されたデータ信号(DAT)、クロック信号(CLK)及びストローブ信号(STB)に従って、複数の被制御ユニット(127)を制御する。シフトレジスタ(121)はクロック信号(CLK)に従って順次取り込んだデータ信号(DAT)をシリアル/パラレル変換して出力する。制御データセレクタ(124)は通信制御回路(102,103)を識別するデバイス定義信号(CDEV)に応じて、シフトレジスタ(121)からの信号から対応する被制御ユニット(127)を制御する制御データを選択して出力する。

    自動利得制御装置及び電子機器
    9.
    发明专利

    公开(公告)号:JPWO2011074193A1

    公开(公告)日:2013-04-25

    申请号:JP2011520481

    申请日:2010-11-29

    IPC分类号: H03G3/20 H03G3/30 H04B1/16

    CPC分类号: H03G3/3068 H04B1/18

    摘要: 受信状況が変化しても、受信装置における利得を適切に制御する。自動利得制御装置であって、縦続接続され、利得が可変である複数の増幅器と、前記複数の増幅器にそれぞれ対応し、対応する増幅器の出力信号のレベルを、レベル測定信号が示すレベル測定期間において測定する複数のレベル測定器と、前記複数のレベル測定器にそれぞれ対応し、対応するレベル測定器で測定されたレベルを、対応する増幅器が飽和しないように設定された閾値と比較して比較結果を誤差信号として出力する複数の誤差算出部と、前記複数の増幅器の利得を、それぞれに対応する前記誤差算出部から出力された前記誤差信号に基づいて、利得更新信号に対応するタイミングで1つずつ更新する利得演算部と、前記複数の誤差算出部から出力された誤差信号のうちの一部に基づいて、前記レベル測定信号及び前記利得更新信号を生成する動作制御部とを有する。

    自動利得制御装置、受信機、電子機器、及び自動利得制御方法

    公开(公告)号:JPWO2011074164A1

    公开(公告)日:2013-04-25

    申请号:JP2011520268

    申请日:2010-10-19

    IPC分类号: H04B1/10 H04B1/16 H04N5/44

    CPC分类号: H03G3/3052

    摘要: 入力信号にパルス性雑音が含まれる場合であっても、追従性に優れた自動利得制御を行う。自動利得制御装置であって、入力信号を利得制御信号に応じて増幅して、増幅された入力信号を出力する増幅器(12)と、前記増幅された入力信号を、その絶対値に対応する値を有する信号に変換する変換部(18)と、ピーク検出期間において、前記変換部による変換後の信号の値から、最大値を含む所定の数の値を除外して、パルス性雑音以外の信号のピークレベルを検出するピーク検出部(20)と、前記ピークレベルと基準信号との間の誤差を算出して、誤差信号として出力する誤差算出部(32)と、前記誤差信号に基づいて前記利得制御信号を更新して出力する利得制御部(34)とを有する。