デバイスの、モデルにおける表現へのマッピング

    公开(公告)号:JP2018511117A

    公开(公告)日:2018-04-19

    申请号:JP2017544581

    申请日:2016-03-16

    IPC分类号: G06F9/48

    摘要: デバイス21乃至29を、モデルにおける前記デバイス21乃至29の表現31乃至39にマッピングするための装置1は、表現31乃至39を表示するためのディスプレイ11と、前記デバイス21乃至29をトリガするためのトリガプロシージャを規定するトリガ情報を記憶するためのメモリ12と、トリガされたデバイス21乃至29から識別子を含む識別情報を受信するための入力部16と、前記トリガプロシージャを介して前記識別子及び前記表現31乃至39を関連づけるためのプロセッサ14とを有する。デバイス21乃至29のコミッショニングは、より素早く、よりユーザフレンドリに行われる。前記トリガプロシージャは、或るシーケンスでトリガされるべき前記デバイス21乃至29を規定し得る。その場合、前記プロセッサ14は、前記シーケンスを介して前記識別子及び前記表現31乃至39を関連づけることができる。他の例においては、前記トリガプロシージャは、前記表現31乃至39に割り当てられるべき且つ前記デバイス21乃至29に供給されるべきユニークなコードを規定することができ、前記識別情報は、前記コードを更に有する。その場合、前記プロセッサ14は、前記コードを介して前記識別子及び前記表現31乃至39を関連づけることができる。