公开(公告)号：JP2021197526A

公开(公告)日：2021-12-27

申请号：JP2020105122

申请日：2020-06-18

Applicant: ラピスセミコンダクタ株式会社

Inventor： 西村 英知

IPC: H01L21/768 ,  H01L23/532 ,  H01L21/822 ,  H01L27/04 ,  H01L21/3205

Abstract: 【課題】ヒロックの発生を防ぐことにより製品歩留まりの低下を防ぐ半導体装置を提供する。 【解決手段】層間絶縁膜110上に形成されるTiN膜111からなる下部電極と、TiN膜111上に形成される容量膜112と、容量膜112上に形成され、窒素を主成分のひとつとして含有するTiN膜117を含む上部電極と、上部電極上に形成される反射防止膜118と、容量膜112、上部電極及び反射防止膜118を覆い、酸素を主成分のひとつとして含有する層間絶縁膜120と、層間絶縁膜120及び容量膜112の一部に形成され、下部電極を露出させるビア140と、ビア140に形成され、下部電極と電気的に接続されるプラグ141とを備え、下部電極に、容量膜112の形成時にマイグレーションしない金属を用いる半導体装置100が提供される。 【選択図】図4E

公开(公告)号：JP5835890B2

公开(公告)日：2015-12-24

申请号：JP2010285660

申请日：2010-12-22

Applicant: ラピスセミコンダクタ株式会社

Inventor： 西村 英知

IPC: H01L21/304 ,  H01L21/76

CPC classification number: H01L21/76224 ,  H01L21/31053 ,  H01L21/76229

公开(公告)号：JP6018773B2

公开(公告)日：2016-11-02

申请号：JP2012061858

申请日：2012-03-19

Applicant: ラピスセミコンダクタ株式会社

Inventor： ▲高▼橋 政志 ,  西村 英知

IPC: B24B37/07 ,  H01L21/304

公开(公告)号：JP5955045B2

公开(公告)日：2016-07-20

申请号：JP2012057623

申请日：2012-03-14

Applicant: ラピスセミコンダクタ株式会社

Inventor： 西村 英知

IPC: H01L27/04 ,  H01L21/822