公开(公告)号：KR20210026976A

公开(公告)日：2021-03-10

申请号：KR1020190116942A

申请日：2019-09-23

Applicant: 서울과학기술대학교 산학협력단

Inventor： 이원영 ,  고동완

IPC: G11C7/22 ,  G11C7/10

CPC classification number: G11C7/22 ,  G11C7/1006 ,  G11C7/1069

Abstract: 전자기간섭을 줄이기 위한 클럭 신호의 위상 제어 장치는, 제1 위상을 가진 제1 입력 클럭 신호를 기초로 상기 제1 위상을 가진 제1 출력 클럭 신호를 출력하는 제1 인버터 및 제2 인버터; 제2 위상을 가진 제2 입력 클럭 신호를 기초로 상기 제2 위상을 가진 제2 출력 클럭 신호를 출력하는 제3 인버터 및 제4 인버터; 상기 제1 입력 클럭 신호의 위상을 변경하는 제1 가변 인버터; 상기 제2 입력 클럭 신호의 위상을 변경하는 제2 가변 인버터; 상기 제2 가변 인버터의 출력단과 연결되며, 외부로부터 입력되는 동작 신호(EN)에 따라 상기 제2 가변 인버터의 출력 신호의 경로를 변경하는 제1 전송 게이트; 및 상기 제1 전송 게이트에 입력되는 상기 동작 신호(EN)가 온(ON)인 경우, 상기 제1 가변 인버터 및 상기 제2 가변 인버터의 출력 신호를 기초로 상기 제1 위상 이상이고 상기 제2 위상 이하인 제 3 위상을 가진 제3 출력 클럭 신호를 출력하는 제5 인버터;를 포함한다. 이에 따라, 두 개의 입력 클럭 신호(Clock) 사이에서 다양한 위상을 갖는 클럭 신호를 출력하여 전자기간섭 특성을 최소화한다.

公开(公告)号：KR20210026977A

公开(公告)日：2021-03-10

申请号：KR1020190117524A

申请日：2019-09-24

Applicant: 서울과학기술대학교 산학협력단

Inventor： 이원영 ,  정은영

IPC: H03L7/081 ,  H03L7/099

CPC classification number: H03L7/0814 ,  H03L7/0991

Abstract: 지연 잠금 루프의 지연 범위를 제어하는 지연 잠금 회로는, 외부 클럭 신호(CLK
REF )와 내부 클럭 신호의 위상차를 검출하여 상기 위상차에 해당하는 업(UP) 신호 또는 다운(DOWN) 신호를 발생시키는 위상 감지부; 상기 업(UP) 신호 또는 다운(DOWN) 신호에 따라 전류를 증감하여 전류 신호를 출력하는 차지 펌프부; 상기 차지 펌프부로부터 출력된 전류 신호를 고주파 성분이 제거된 제어 전압 신호(V
CONT )로 출력하는 루프 필터부; 상기 외부 클럭 신호(CLK
REF )와 상기 제어 전압 신호(V
CONT )를 수신하여 지연 확장 전압 신호(V
DE )를 출력하는 지연 확장부; 상기 지연 확장 전압 신호(V
DE )와 상기 제어 전압 신호(V
CONT )를 기초로 이진 제어 코드를 생성하는 코드 제어부; 및 복수개의 지연 셀로 형성되며, 상기 이진 제어 코드에 따라 상기 내부 클럭의 지연 값을 변화시켜 지연된 내부 클럭 신호(CLK
D )를 출력하는 전압제어 지연부;를 포함한다. 이에 따라, 기준 클럭 신호의 주기에 따라 지연 잠금 루프의 지연 범위를 능동적으로 제어함으로써 넓은 동작 범위를 구현할 수 있다.