利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

194 条记录 (耗时 0.052 秒)

    광전송 변환 장치 및 이를 포함하는 메모리 시스템
    35.
    发明公开
    광전송 변환 장치 및 이를 포함하는 메모리 시스템 审中-实审
    光传输转换器和包括其的存储器系统

    公开(公告)号：KR1020150060423A

    公开(公告)日：2015-06-03

    申请号：KR1020130144819

    申请日：2013-11-26

    申请人： 삼성전자주식회사

    发明人： 김정겸 ,  현석훈 ,  송인달 ,  장성진 ,  최정환

    IPC分类号： G06F13/14 ,  G06F13/38

    CPC分类号： H04B10/572 ,  H04B10/506 ,  H04B10/671 ,  H04B10/801 ,  H04J14/0278

    摘要： 광전송변환장치는파장선택기, 광전변환기및 전광변환기를포함한다. 파장선택기는파장제어신호에응답하여수신파장선택신호및 송신파장선택신호를제공한다. 광전변환기는메모리컨트롤러로부터전송되는수신광 신호및 수신파장선택신호에기초하여적어도하나의수신선택파장에상응하는선택광 신호를수신전기신호로변환한다. 전광변환기는송신파장선택신호및 메모리컨트롤러로전송되는송신전기신호에기초하여송신전기신호를적어도하나의송신선택파장에상응하는송신광 신호로변환한다. 광전송변환장치는메모리시스템의데이터전송속도를증가시킬수 있고, 광전송변환장치를포함하는옵티컬디바이스의생산효율성을높일수 있다.

    摘要翻译： 光传输转换器包括波长选择器，光电转换器和电光转换器。 波长选择器响应波长控制信号提供接收波长选择信号和传输波长选择信号。 光电转换器基于从存储器控制器发送的接收波长选择信号和接收光信号，将对应于至少一个接收选择波长的选择光信号转换为接收电信号。 电光转换器基于发送到存储器控制器的传输电信号和传输波长选择信号，将传输电信号转换成对应于至少一个传输选择波长的传输光信号。 光传输转换器提高了存储系统的数据传输速度。 提高了包括光传输转换器的光学装置的生产效率。

    스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법
    36.
    发明公开
    스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법 无效
    具有备用抗反射阵列及其修复方法的半导体存储器件

    公开(公告)号：KR1020130003333A

    公开(公告)日：2013-01-09

    申请号：KR1020110064611

    申请日：2011-06-30

    申请人： 삼성전자주식회사

    发明人： 박주섭 ,  김신호 ,  문병식 ,  손종필 ,  장성진 ,  김형주 ,  오종민 ,  김진호

    IPC分类号： G11C29/04

    CPC分类号： G11C29/027 ,  G11C29/789 ,  G11C29/808

    摘要： PURPOSE: A semiconductor memory device including a spare anti-fuse array and a method for repairing the antifuse are provided to minimize the increase of a chip area by not requiring an additional control circuit for driving the spare antifuse array. CONSTITUTION: Antifuses sharing an operation control circuit which performs a program operation or read operation with a unit of a first direction are arranged in an antifuse array(30). A spare antifuse array(40) shares a spare word line with a unit of a second direction cross the first direction. The spare antifuses sharing the operation control circuit with the unit of the first direction with are arranged in the spare antifuse array. The operation control circuit includes a program block logic(10) and a read block logic(20).

    摘要翻译： 目的：提供包括备用反熔丝阵列和修补反熔丝的方法的半导体存储器件，以通过不需要用于驱动备用反熔丝阵列的附加控制电路来最小化芯片面积的增加。 构成：在反熔丝阵列（30）中配置有共享以第一方向为单位执行程序动作或读取动作的动作控制电路的防空部。 备用反熔丝阵列（40）共享具有与第一方向相交的第二方向的单位的备用字线。 以第一方向为单位的共用操作控制电路的备用反熔丝被布置在备用反熔丝阵列中。 操作控制电路包括程序块逻辑（10）和读块逻辑（20）。

    스큐 제거 회로 및 그에 의한 스큐 제거 방법
    37.
    发明授权
    스큐 제거 회로 및 그에 의한 스큐 제거 방법 有权
    消除歪斜的电路和消除偏斜的方法

    公开(公告)号：KR101206503B1

    公开(公告)日：2012-11-29

    申请号：KR1020060060285

    申请日：2006-06-30

    申请人： 삼성전자주식회사

    发明人： 배승준 ,  박광일 ,  장성진

    IPC分类号： G11C7/10 ,  G11C7/22

    CPC分类号： G11C7/22 ,  G11C5/063 ,  G11C7/02 ,  G11C7/1006 ,  G11C7/1051 ,  G11C7/106 ,  G11C7/1078 ,  G11C7/1087 ,  G11C7/222

    摘要： 반도체 메모리 장치와 메모리 컨트롤러 간의 인터페이스에서 데이터와 클럭 신호 간의 스큐를 제거하기 위한 스큐 제거 회로 및 그에 따른 스큐 제거 방법이 개시된다. 본 발명에 따른 스큐 제거 회로는 상기 반도체 메모리 장치로부터 출력되는 에지 정보를 저장하는 에지 정보 저장부, 실제 전송되는 데이터와 유사한 패턴의 의사 데이터를 출력하는 의사 데이터 패턴 발생부, 상기 에지 정보 저장부로부터 출력되는 에지 정보와 상기 의사 데이터 패턴 발생부로부터 출력되는 의사 데이터를 수신하여 서로 간의 위상을 검출하는 위상 검출부 및 상기 위상 검출부에서의 검출 결과에 대응되게 상기 클럭 신호의 위상을 제어하기 위한 위상 제어부를 구비한다. 그리하여, 본 발명은 상기 반도체 메모리 장치의 데이터 라이트 및 데이터 리드 동작시의 데이터 입출력 핀별 스큐를 제거하여, 종래의 CDR 방식 및 핀별 스큐 보정 방식이 갖는 문제점을 개선할 수 있다.
    스큐, CDR, 핀, 데이터, 클럭, 에지

    퓨즈 회로, 이를 포함하는 퓨즈 어레이, 반도체 메모리 장치 및 반도체 소자의 제조 방법
    38.
    发明公开
    퓨즈 회로, 이를 포함하는 퓨즈 어레이, 반도체 메모리 장치 및 반도체 소자의 제조 방법 有权
    保险丝电路，保险丝阵列，包括其的半导体存储器件和制造半导体器件的方法

    公开(公告)号：KR1020120019776A

    公开(公告)日：2012-03-07

    申请号：KR1020100083211

    申请日：2010-08-27

    申请人： 삼성전자주식회사

    发明人： 손종필 ,  장성진 ,  문병식 ,  정혁채 ,  박주섭

    IPC分类号： G11C29/04 ,  G11C16/10 ,  G11C17/16 ,  G11C17/18 ,  H01L23/525 ,  H01L27/10 ,  G11C29/02

    CPC分类号： H01L27/101 ,  G11C17/16 ,  G11C17/18 ,  H01L23/5252 ,  H01L2924/0002 ,  G11C29/04 ,  G11C16/10 ,  G11C29/027 ,  H01L2924/00

    摘要： PURPOSE: A semiconductor memory apparatus, a manufacturing method thereof, a fuse circuit, and a fuse array including the same are provided to improve program characteristics by including two anti-fuse devices. CONSTITUTION: A fuse circuit comprises a program part(100) and a sensing part. The program part comprises two anti-fuse devices(200). The program part outputs a program output signal(PS) in response to a sense enabling signal and is programmed in response to a program signal. The anti-fuse devices are insulated and destroyed in different program voltage levels. The sensing part generates a sensing output signal which displays a state of a program based on the program output signal.

    摘要翻译： 目的：提供一种半导体存储装置及其制造方法，熔丝电路和包括该半导体存储装置的熔丝阵列，以通过包括两个反熔丝装置来改善程序特性。 构成：熔丝电路包括程序部分（100）和检测部分。 程序部分包括两个反熔丝器件（200）。 程序部分响应于感测使能信号输出程序输出信号（PS），并且响应于程序信号被编程。 反熔丝器件在不同的程序电压电平下被绝缘和破坏。 感测部分产生感测输出信号，其基于节目输出信号显示节目的状态。

    에지 더미 메모리 블록을 제거한 반도체 메모리 장치
    39.
    发明公开
    에지 더미 메모리 블록을 제거한 반도체 메모리 장치 无效
    半导体存储器件，其中包括已删除的DUMMY边缘存储器块

    公开(公告)号：KR1020110092550A

    公开(公告)日：2011-08-18

    申请号：KR1020100012027

    申请日：2010-02-09

    申请人： 삼성전자주식회사

    发明人： 이철우 ,  장성진 ,  곽진석 ,  고태영 ,  김정열 ,  김상윤

    IPC分类号： G11C7/14 ,  G11C7/06 ,  G11C7/12 ,  G11C11/21

    CPC分类号： G11C7/12 ,  G11C7/06 ,  G11C7/18 ,  G11C2207/002

    摘要： PURPOSE: A semiconductor memory device having no edge dummy memory block is provided to improve the degradation of integration of a dummy cell block by including a first sense amp block and a second sense amp block. CONSTITUTION: In a semiconductor memory device having no edge dummy memory block, at least one memory block(110,120,130) comprises at least one memory array. A first sense amp block(210) comprises at least one first sense amplifiers. Each sense amplifier comprises a first amplifier circuit. The first amplifier circuit comprises a first bit line, a first complementary bit line, and at least one transistor. A second sense amp block(220) comprises at least one second sense amplifiers. Each sense amplifier comprises a second amplifier circuit. The second amplifier circuit comprises a second bit line, a second complementary bit line, and at least one transistor. Capacitor blocks(310,320) comprise at least one capacitor. The capacitor block is connected to the first sense amp block.

    摘要翻译： 目的：提供一种没有边缘伪存储块的半导体存储器件，通过包括第一读出放大器块和第二读出放大器块来改善虚设单元块的积分的劣化。 构成：在没有边缘伪存储块的半导体存储器件中，至少一个存储块（110,120,130）包括至少一个存储器阵列。 第一感测放大器块（210）包括至少一个第一读出放大器。 每个读出放大器包括第一放大器电路。 第一放大器电路包括第一位线，第一互补位线和至少一个晶体管。 第二感测放大器块（220）包括至少一个第二读出放大器。 每个读出放大器包括第二放大器电路。 第二放大器电路包括第二位线，第二互补位线和至少一个晶体管。 电容器块（310,320）包括至少一个电容器。 电容器块连接到第一感测放大器块。

    내부 전압 발생 회로를 구비하는 반도체 장치
    40.
    发明公开
    내부 전압 발생 회로를 구비하는 반도체 장치 无效
    包含内部电压发生器的半导体存储器件

    公开(公告)号：KR1020100089365A

    公开(公告)日：2010-08-12

    申请号：KR1020090008576

    申请日：2009-02-03

    申请人： 삼성전자주식회사

    发明人： 김기흥 ,  조용호 ,  장성진 ,  이태윤

    IPC分类号： G11C5/14 ,  G11C7/04

    CPC分类号： G11C5/147 ,  G05F1/465 ,  G11C7/04

    摘要： PURPOSE: A semiconductor memory device including an internal voltage generator is provided to prevent the malfunction of a semiconductor memory device by adjusting the magnitude of the internal voltage according to the temperature. CONSTITUTION: A comparison voltage generator(10) outputs the comparison voltage in response to the difference between the reference voltage and the input voltage. An internal voltage driving unit(20) outputs the internal voltage by adjusting the external power voltage inputted from the outside in response to the comparison voltage. An input voltage generator(30) outputs the input voltage varying according to the temperature by comprising a first resistance unit(31) and a second resistance unit(32).

    摘要翻译： 目的：提供包括内部电压发生器的半导体存储器件，以通过根据温度调节内部电压的大小来防止半导体存储器件的故障。 构成：比较电压发生器（10）响应于参考电压和输入电压之间的差异输出比较电压。 内部电压驱动单元（20）通过响应于比较电压调节从外部输入的外部电力电压来输出内部电压。 输入电压发生器（30）通过包括第一电阻单元（31）和第二电阻单元（32）输出根据温度变化的输入电压。