-
公开(公告)号：KR1020150106103A
公开(公告)日：2015-09-21
申请号：KR1020140028181
申请日：2014-03-11
申请人： 삼성전자주식회사
CPC分类号： G06T3/4092 , G06T3/4007 , G06T2200/16 , G06T2200/28 , G06T2210/36 , H04N5/2628
摘要： 재구성 가능한 이미지 스케일링 회로는 수평적 스케일링부, 버퍼부 및 수직적 스케일링 부를 포함한다. 수평적 스케일링부는 입력 이미지 데이터를 수평적으로 스케일링하여 수평 스케일 이미지 데이터를 생성한다. 버퍼부는 복수의 버퍼들 및 매핑 유닛을 포함한다. 버퍼들은 수평 스케일 이미지 데이터를 저장한다. 수직적 스케일링부는 복수의 버퍼들에 저장된 수평 스케일 이미지 데이터의 행들 중에서 참조 행들에 기초하여 출력 이미지 데이터에 포함되는 하나의 행을 생성하는 수직적 스케일링 방법에 기초하여, 수평 스케일 이미지 데이터를 수직적으로 스케일링하여 출력 이미지 데이터를 생성한다. 매핑 유닛은 상기 참조 행들의 개수에 기초하여 참조 행들과 버퍼들 간의 매핑 관계를 변경한다.
摘要翻译： 可重构图像缩放电路包括水平缩放部分，缓冲部分和垂直缩放部分。 水平缩放部分生成水平尺度的输入图像数据并生成水平比例图像数据。 缓冲器部分包括缓冲器和映射单元。 缓冲器存储水平刻度图像数据。 基于垂直缩放方法，垂直缩放部分通过垂直缩放水平尺度图像数据来生成输出图像数据，该垂直缩放方法基于存储在缓冲器中的水平尺度图像数据的列中的参考列产生包括在输出图像数据中的一列 。 映射单元根据参考列的数量改变参考列和缓冲区之间的映射关系。
-
公开(公告)号：KR1020140112860A
公开(公告)日：2014-09-24
申请号：KR1020130027486
申请日：2013-03-14
申请人： 삼성전자주식회사
CPC分类号： G06F9/3877 , G06F15/7807
摘要： A system on-chip (SoC) and an operating method of the same are disclosed. According to an embodiment of the present invention, the SoC comprises a slave IP(Intellectual Property) which carries out first process of data based on first control information stored in a first storing means included in the SoC; a master IP which carries out second process of the data based on second control information stored in a second storing means included in the SoC by receiving the outcome of the first process; and an update control unit which determines an update timing for the first control information stored in the first storage means or an update timing for the second control information stored in the second storage means according to the first process or the second process of the data.
摘要翻译： 公开了片上系统（SoC）及其操作方法。 根据本发明的一个实施例，SoC包括从属IP（知识产权），其根据存储在包括在SoC中的第一存储装置中的第一控制信息执行数据的第一处理; 主IP，通过接收第一处理的结果，基于存储在包括在SoC中的第二存储装置中的第二控制信息来执行数据的第二处理; 以及更新控制单元，其根据第一处理或数据的第二处理确定存储在第一存储装置中的第一控制信息的更新定时或存储在第二存储装置中的第二控制信息的更新定时。
-
公开(公告)号：KR1020000026479A
公开(公告)日：2000-05-15
申请号：KR1019980044014
申请日：1998-10-20
申请人： 삼성전자주식회사
发明人： 공재섭
IPC分类号： H04N5/445
CPC分类号： H04N5/44513 , G09G1/04 , H04N3/16
摘要： PURPOSE: An on-screen display circuit of a display appliance with a cathode ray tube is to transform a stored value of a control register in a row unit. CONSTITUTION: An interrupt circuit(10) comprises a first and second D flip-flops, a first to third inverters, and a first to third NAND gates. The first NAND gate(13) is inputted with an inverted signal of a vertical synchronizing circuit by the inverter and an output signal of a first D flip-flop(11) to output an output signal to a second NAND gate(16). A second D flip-flop(15) is inputted with an inverted signal of the vertical synchronizing circuit by a third inverter(18) as a reset signal to output an output signal to a third NAND gate(17). The second NAND gate is inputted with an output signal of the first NAND gate and the row signal of the second inverter to output a first interrupt signal.
摘要翻译： 目的：具有阴极射线管的显示装置的屏幕显示电路是以行单位转换控制寄存器的存储值。 构成：中断电路（10）包括第一和第二D触发器，第一至第三反相器以及第一至第三NAND门。 第一NAND门（13）由反相器输入垂直同步电路的反相信号和第一D触发器（11）的输出信号，以将输出信号输出到第二NAND门（16）。 第二D触发器（15）由第三反相器（18）作为复位信号输入垂直同步电路的反相信号，以将输出信号输出到第三与非门（17）。 第二NAND门输入第一NAND门的输出信号和第二反相器的行信号，以输出第一中断信号。
-
-
-
公开(公告)号：KR1020150090602A
公开(公告)日：2015-08-06
申请号：KR1020140011457
申请日：2014-01-29
申请人： 삼성전자주식회사
CPC分类号： G09G5/391 , G09G5/005 , G09G5/006 , G09G2340/0407 , G09G2350/00 , G09G2370/04
摘要： 디스플레이컨트롤러는이미지컴포저, 스케일링부 및이미지인핸서를포함한다. 이미지컴포저는복수의윈도우들을결합하여프레임이미지를형성한다. 스케일링부는이미지퀄리티신호및 디스플레이디바이스정보신호에따라상기프레임이미지에대한스케일링여부를결정하여고 해상도프레임이미지또는상기프레임이미지를제공한다. 이미지인핸서는상기고 해상도프레임이미지또는상기프레임이미지를보정하여고 해상도보정이미지또는보정이미지를제공한다. 스케일링부를이미지컴포저뒷단에배치함으로써스케일링부를기준으로스케일링부 앞단에서는시스템의밴드위스를줄일수 있다. 따라서본 발명에따른디스플레이컨트롤러를사용하면전체시스템의밴드위스및 전력소모가감소될수 있다. 전체시스템을효율적으로동작시킬수 있다.
摘要翻译： 显示控制器包括图像编辑器，缩放单元和图像增强器。 图像构图器通过组合多个窗口形成帧图像。 缩放单元确定是否根据图像质量信号和设备信息信号缩放帧图像，并且因此提供高分辨率帧图像或帧图像。 图像增强器校正高分辨率帧图像或帧图像，从而提供高分辨率校正图像或校正图像。 通过将缩放单元放置在图像编辑器的后端，可以基于缩放单元来减小缩放单元的前端处的系统的带宽。 因此，可以通过使用本发明的显示控制器来减小整个系统的带宽和功耗。 此外，可以有效地操作整个系统。
-
公开(公告)号：KR1020150026530A
公开(公告)日：2015-03-11
申请号：KR1020130105512
申请日：2013-09-03
申请人： 삼성전자주식회사
IPC分类号： G09G3/20
CPC分类号： G09G5/12 , G06F3/147 , G09G5/005 , G09G2330/021 , G09G2340/02 , G09G2340/0435 , G09G2360/18 , G09G2370/04
摘要： 반도체 장치 및 그 구동 방법이 제공된다. 반도체 장치는, 제1 동기 신호를 이용하여, 제1 프레임 레이트(frame rate)로 이미지 신호를 출력하는 영상 구동 회로, 영상 구동 회로로부터 제1 동기 신호를 제공받고 이를 제1 동기 신호와 다른 제2 동기 신호로 변환하는 전환 로직, 및 전환 로직으로부터 제2 동기 신호를 제공받고, 이를 이용하여 이미지를 제1 프레임 레이트와 다른 제2 프레임 레이트로 센싱하는 이미지 센싱 모듈을 포함한다.
摘要翻译： 提供半导体器件及其驱动方法。 半导体器件包括图像驱动电路，其使用第一同步信号输出具有第一帧速率的图像信号;转换逻辑，其从图像驱动电路接收第一同步信号并将第一同步信号转换为第二同步信号，第二同步信号 与第一同步信号不同，以及图像感测模块，其从转换逻辑接收第二同步信号，并使用第二同步信号以与第一帧速率不同的第二帧速率感测图像。
-
8.发明公开3Ｄ 디스플레이 엔진, 상기 3Ｄ 디스플레이 엔진의 동작 방법, 및 상기 3Ｄ 디스플레이 엔진을 포함하는 3Ｄ 디스플레이 시스템 无效3D显示引擎，其方法和具有该显示引擎的3D显示系统
公开(公告)号：KR1020120027897A
公开(公告)日：2012-03-22
申请号：KR1020100089741
申请日：2010-09-14
申请人： 삼성전자주식회사
CPC分类号： H04N13/398 , H04N13/106 , H04N13/139 , H04N13/15
摘要： PURPOSE: A three dimensional display engine, driving method thereof, and three dimensional display system including the same are provided to reduce the complexity of a three dimensional display engine by including a post-processor. CONSTITUTION: A timing generator(20) creates timing control signals according to a three dimensional display format. A controller(30) creates plural control signals according to the timing information. A first post-processor(40) processes a left image. A second post-processor(50) processes a right image. A three dimensional format creation unit(60) deletes the processed left and right image.
摘要翻译： 目的：提供三维显示引擎及其驱动方法和包括该三维显示引擎的三维显示系统，以通过包括后处理器来降低三维显示引擎的复杂性。 构成：定时发生器（20）根据三维显示格式产生定时控制信号。 控制器（30）根据定时信息产生多个控制信号。 第一后处理器（40）处理左图像。 第二后处理器（50）处理右图像。 三维格式创建单元（60）删除已处理的左和右图像。
-
-
-
-
-
-
-
-
搜索结果
32 条记录 (耗时 0.014 秒)
