公开(公告)号：KR1020110138133A

公开(公告)日：2011-12-26

申请号：KR1020100088528

申请日：2010-09-09

申请人： 삼성전자주식회사

发明人： 센굽타루드라짓

IPC分类号： G06F1/32 ,  G06F17/30

CPC分类号： Y02D10/22 ,  Y02D10/36 ,  Y02D10/45 ,  G06F1/3203 ,  G06F17/30943 ,  G06F2213/0038

摘要： PURPOSE: A system on chip and power gating method of a core therefor are provided to reduce leakage power by predicting wake-up latency. CONSTITUTION: A memory unit(112) stores a database. The database includes core access information and the wakeup latency items of a core(114). The core access information includes an access time for a system on chip(102) in order to access the core by analyzing the branch of a code block. A control unit(106) searches for the power of the core by determining the request of core usage based on instruction point information and the core access information.

摘要翻译： 目的：提供一种其芯片的片上系统和电源门控方法，以通过预测唤醒延迟来降低漏电功率。 构成：存储单元（112）存储数据库。 数据库包括核心访问信息和核心的唤醒延迟项目（114）。 核心访问信息包括片上系统（102）的访问时间，以通过分析代码块的分支来访问核心。 控制单元（106）通过基于指令点信息和核心访问信息确定核心使用的请求来搜索核心的功率。