3D 커패시터 및 커패시터 어레이 제작용 광활성 기재

    公开(公告)号:KR102479144B1

    公开(公告)日:2022-12-20

    申请号:KR1020217037723

    申请日:2017-02-24

    摘要: 본발명은, 적어도실리카, 산화리튬, 산화알루미늄및 산화세륨을포함하는감광성유리기재를제조하는단계, 유리기재상에, 하나이상의홀 또는포스트를포함하는디자인레이아웃을마스킹하여, 모노리스시스템수준집적용고표면적용량성디바이스를하나이상형성하는단계에의한제작방법및 이에의해제조된디바이스를제공한다.

    세라믹 전자 부품
    4.
    发明授权

    公开(公告)号:KR102441653B1

    公开(公告)日:2022-09-08

    申请号:KR1020200092416

    申请日:2020-07-24

    摘要: 본발명의일 실시형태에따른세라믹전자부품은, 유전체층및 상기유전체층을사이에두고서로대향하도록배치되는복수의내부전극을포함하고, 서로대향하는제1 및제2 면, 상기제1 및제2 면과연결되고서로대향하는제3 및제4 면, 상기제1 내지제4 면과연결되고서로대향하는제5 및제6 면을포함하는바디; 및상기바디의제3 면또는제4 면에배치되는접속부와상기접속부에서상기제1 및제2 면의일부까지연장되는밴드부를포함하는외부전극;을포함하고, 상기외부전극은상기내부전극과연결되는전극층, 상기전극층상에배치된전도성수지층, 상기전도성수지층상에배치된 Ni 도금층및 상기 Ni 도금층상에배치된 Sn 도금층을포함하고, 상기밴드부의끝단에서상기바디와접하는 Ni 도금층두께를 t1, 상기밴드부의끝단에서상기바디와접하는 Sn 도금층두께를 t2라정의할때, t1은 0.5 ㎛이상 7 ㎛미만이고, 0

    적층형 커패시터
    5.
    发明授权

    公开(公告)号:KR102439906B1

    公开(公告)日:2022-09-05

    申请号:KR1020180036431

    申请日:2018-03-29

    IPC分类号: H01G4/008 H01G4/012 H01G4/30

    摘要: 본발명의일 측면에따른적층형커패시터는유전체층과번갈아배치되는내부전극을포함하는바디; 및상기바디에배치되고상기내부전극과연결되는외부전극;을포함하고, 상기내부전극은제1 내부전극및 상기제1 내부전극보다얇은제2 내부전극을포함하며, 상기제1 내부전극에포함된세라믹의면적분율이상기제2 내부전극에포함된세라믹의면적분율보다크다.

    적층형 커패시터 및 이의 제조방법

    公开(公告)号:KR102438839B1

    公开(公告)日:2022-09-01

    申请号:KR1020210033315

    申请日:2021-03-15

    摘要: 본발명은유전체층과내부전극층이교대로적층된구조의적층형커패시터에있어서, 상기내부전극층은희토류원소를 3 내지 25 중량% 함유한세라믹공재를포함하며, 상기희토류원소로인하여상기유전체층과상기내부전극층계면에서고유전층이형성되는적층형커패시터이다.

    적층형 전자부품 및 적층형 전자부품의 제조 방법

    公开(公告)号:KR102433617B1

    公开(公告)日:2022-08-18

    申请号:KR1020200076266

    申请日:2020-06-23

    摘要: 적층된복수개의유전체층과복수개의내부전극층을포함하는적층체를포함하고, 복수개의유전체층은 Ba, 제1 및제2 희토류원소를포함하여구성되는페로브스카이트형화합물을포함하는복수개의결정립을가지며, 제1 희토류원소의양 3가의이온반경과 Ba의양 2가의이온반경의차는제2 희토류원소의양 3가의이온반경과 Ba의양 2가의이온반경의차에비해작고, 복수개의결정립중 적어도일부는결정립의입계를따라위치하는제1 영역과결정립의중앙부에위치하는제2 영역을가지고있으며, 제1 영역에서의제1 희토류원소의양과제2 희토류원소의양의합은제2 영역에서의제1 희토류원소의양과제2 희토류원소의양의합보다도많은적층형전자부품이제공된다.

    적층 세라믹 전자부품 및 그 제조방법

    公开(公告)号:KR102407983B1

    公开(公告)日:2022-06-13

    申请号:KR1020200103334

    申请日:2020-08-18

    摘要: 본발명의일 실시형태에따른적층세라믹전자부품의제조방법은세라믹그린시트를마련하는단계; W, Mo, Cr 및 Co 중 1 이상을그 합계로 1~20 wt% 포함하며 Sn을포함하는도전성분말을포함하는내부전극용페이스트를상기세라믹그린시트상에도포하여내부전극패턴을형성하는단계; 상기내부전극패턴이형성된세라믹그린시트를적층하여세라믹적층체를형성하는단계; 및상기세라믹적층체를소성하여유전체층및 내부전극을포함하는바디를형성하는단계;를포함한다.

    적층형 전자부품
    9.
    发明公开

    公开(公告)号:KR20210027094A

    公开(公告)日:2021-03-10

    申请号:KR20200100854

    申请日:2020-08-12

    IPC分类号: H01G4/12 H01G4/008 H01G4/30

    摘要: CZ계유전체재료가사용된유전체층과내부전극층의결합력을향상시킬수 있는적층형전자부품을제공한다. 적층형전자부품은 CZ계페로브스카이트상을포함하는복수개의유전체층과, Cu를포함하는복수개의내부전극층이적층된적층체를포함한다. 유전체층은원소 M1을더 포함하면서, 내부전극층과의계면의적어도일부에원소 M1을포함하는계면층을가진다. 단, 원소 M1은의사포텐셜법이이용된제1 원리계산에의한, 원소 M1을통한 CZ와 Cu의결합에너지가 -9.8eV 이하인원소이다. 그리고유전체층에포함되는원소의양을몰부로나타낸경우, 계면층에서의원소 M1의양의 Zr의양에대한비 m1이 0.03≤m1≤0.25이다.

    적층형 커패시터
    10.
    发明授权

    公开(公告)号:KR102212642B1

    公开(公告)日:2021-02-08

    申请号:KR1020180080199

    申请日:2018-07-10

    摘要: 본발명은, 바디에서내부전극이노출되는면에외부전극의도전성수지층이배치되고, 상기도전성수지층의도전성연결부및 상기내부전극과접촉되는금속간화합물을포함하며, 상기도전성연결부는, 상기복수의금속입자와상기제2 전극층에접촉됨으로써, 적층세라믹커패시터의 ESR(등가직렬저항: Equivalent Series Resistance)를저감시키고, 휨강도및 신뢰성을향상시킬수 있는적층형커패시터를제공한다.