靜電放電防護電路
    1.
    发明专利
    靜電放電防護電路 失效
    静电放电防护电路

    公开(公告)号:TW200527642A

    公开(公告)日:2005-08-16

    申请号:TW093103024

    申请日:2004-02-10

    IPC分类号: H01L

    CPC分类号: H01L27/0292 H01L27/0251

    摘要: 本發明係一種靜電放電防護電路,其應用在具有省電模式功能之積體電路上,當應用本發明之積體電路進入省電模式時,本發明可防止漏電流的產生,並可防止正電壓由輸入或輸出銲墊向VDD電源線充電,以避免積體電路產生運作錯誤之問題,且本發明之VDD電源線至VSS電源線間以及ESD匯流線至VSS電源線間,分別設有一ESD箝制電路,藉此達到全積體電路靜電防護之目的。本發明能防止習知靜電放電防護電路於省電模式時,所產生之漏電流或電路錯誤運作等問題,並能同時達到全晶片靜電防護之效果。

    简体摘要: 本发明系一种静电放电防护电路,其应用在具有省电模式功能之集成电路上,当应用本发明之集成电路进入省电模式时,本发明可防止漏电流的产生,并可防止正电压由输入或输出焊垫向VDD电源线充电,以避免集成电路产生运作错误之问题,且本发明之VDD电源线至VSS电源线间以及ESD汇流线至VSS电源线间,分别设有一ESD箝制电路,借此达到全集成电路静电防护之目的。本发明能防止习知静电放电防护电路于省电模式时,所产生之漏电流或电路错误运作等问题,并能同时达到全芯片静电防护之效果。

    靜電放電防護電路
    2.
    发明专利
    靜電放電防護電路 失效
    静电放电防护电路

    公开(公告)号:TWI224391B

    公开(公告)日:2004-11-21

    申请号:TW093103024

    申请日:2004-02-10

    IPC分类号: H01L

    CPC分类号: H01L27/0292 H01L27/0251

    摘要: 本發明係一種靜電放電防護電路,其應用在具有省電模式功能之積體電路上,當應用本發明之積體電路進入省電模式時,本發明可防止漏電流的產生,並可防止正電壓由輸入或輸出銲墊向VDD電源線充電,以避免積體電路產生運作錯誤之問題,且本發明之VDD電源線至VSS電源線間以及ESD匯流線至VSS電源線間,分別設有一ESD箝制電路,藉此達到全積體電路靜電防護之目的。本發明能防止習知靜電放電防護電路於省電模式時,所產生之漏電流或電路錯誤運作等問題,並能同時達到全晶片靜電防護之效果。

    简体摘要: 本发明系一种静电放电防护电路,其应用在具有省电模式功能之集成电路上,当应用本发明之集成电路进入省电模式时,本发明可防止漏电流的产生,并可防止正电压由输入或输出焊垫向VDD电源线充电,以避免集成电路产生运作错误之问题,且本发明之VDD电源线至VSS电源线间以及ESD汇流线至VSS电源线间,分别设有一ESD箝制电路,借此达到全集成电路静电防护之目的。本发明能防止习知静电放电防护电路于省电模式时,所产生之漏电流或电路错误运作等问题,并能同时达到全芯片静电防护之效果。

    可避免鎖住效應之高壓積體電路電源間靜電放電箝制電路
    3.
    发明专利
    可避免鎖住效應之高壓積體電路電源間靜電放電箝制電路 有权
    可避免锁住效应之高压集成电路电源间静电放电箝制电路

    公开(公告)号:TWI261909B

    公开(公告)日:2006-09-11

    申请号:TW093140476

    申请日:2004-12-24

    IPC分类号: H01L

    摘要: 本發明係揭露一種可避免鎖住效應之高壓積體電路電源間靜電放電箝制電路,其係應用在高壓積體電路上,將由至少二個高壓元件或是由至少一個高壓元件與至少一低壓元件所組成之堆疊元件結構運用在電源間靜電放電箝制電路上,使其在驟轉崩潰之狀態下的保持電壓超過電源供應電壓(VDD),故可藉此避免高壓積體電路電源間鎖住效應問題的發生。

    简体摘要: 本发明系揭露一种可避免锁住效应之高压集成电路电源间静电放电箝制电路,其系应用在高压集成电路上,将由至少二个高压组件或是由至少一个高压组件与至少一低压组件所组成之堆栈组件结构运用在电源间静电放电箝制电路上,使其在骤转崩溃之状态下的保持电压超过电源供应电压(VDD),故可借此避免高压集成电路电源间锁住效应问题的发生。

    可避免鎖住效應之高壓積體電路電源間靜電放電箝制電路
    4.
    发明专利
    可避免鎖住效應之高壓積體電路電源間靜電放電箝制電路 审中-公开
    可避免锁住效应之高压集成电路电源间静电放电箝制电路

    公开(公告)号:TW200611396A

    公开(公告)日:2006-04-01

    申请号:TW093140476

    申请日:2004-12-24

    IPC分类号: H01L

    摘要: 本發明係揭露一種可避免鎖住效應之高壓積體電路電源間靜電放電箝制電路,其係應用在高壓積體電路上,將由至少二個高壓元件或是由至少一個高壓元件與至少一低壓元件所組成之堆疊元件結構運用在電源間靜電放電箝制電路上,使其在驟轉崩潰之狀態下的保持電壓超過電源供應電壓(VDD),故可藉此避免高壓積體電路電源間鎖住效應問題的發生。

    简体摘要: 本发明系揭露一种可避免锁住效应之高压集成电路电源间静电放电箝制电路,其系应用在高压集成电路上,将由至少二个高压组件或是由至少一个高压组件与至少一低压组件所组成之堆栈组件结构运用在电源间静电放电箝制电路上,使其在骤转崩溃之状态下的保持电压超过电源供应电压(VDD),故可借此避免高压集成电路电源间锁住效应问题的发生。