改善的高動態範圍
    2.
    发明专利
    改善的高動態範圍 审中-公开
    改善的高动态范围

    公开(公告)号:TW201801041A

    公开(公告)日:2018-01-01

    申请号:TW106101350

    申请日:2017-01-16

    摘要: 一種成像系統包含一影像感測器,該影像感測器經組態以擷取包含至少一低動態範圍(LDR)影像及至少一高動態範圍(HDR)影像之一影像序列。該成像系統亦包含讀出電路。該讀出電路經耦合以讀出由該影像感測器擷取之影像資料。一處理器耦合至該讀出電路以接收對應於該至少一LDR影像之影像資料及對應於該至少一HDR影像之影像資料。該處理器經組態以將自對應於該至少一LDR影像之影像資料提取之高頻影像資料與自對應於該至少一HDR影像之影像資料提取之低頻影像資料進行組合以形成一合成影像。

    简体摘要: 一种成像系统包含一影像传感器,该影像传感器经组态以截取包含至少一低动态范围(LDR)影像及至少一高动态范围(HDR)影像之一影像串行。该成像系统亦包含读出电路。该读出电路经耦合以读出由该影像传感器截取之影像数据。一处理器耦合至该读出电路以接收对应于该至少一LDR影像之影像数据及对应于该至少一HDR影像之影像数据。该处理器经组态以将自对应于该至少一LDR影像之影像数据提取之高频影像数据与自对应于该至少一HDR影像之影像数据提取之低频影像数据进行组合以形成一合成影像。

    曝光控制系統及其方法
    4.
    发明专利
    曝光控制系統及其方法 审中-公开
    曝光控制系统及其方法

    公开(公告)号:TW201704836A

    公开(公告)日:2017-02-01

    申请号:TW104124856

    申请日:2015-07-31

    IPC分类号: G03B7/0805

    摘要: 本發明係提供一種曝光控制系統,包括:一影像擷取單元,用以一第一曝光值及一第二曝光值對一場景擷取長曝光影像及短曝光影像;以及一處理器,用以分別計算長曝光影像及短曝光影像之直方圖,並依據長及短曝光影像之直方圖、第一曝光值、及第二曝光值計算曝光比,其中當曝光比小於一第一閾值時,處理器係將當前曝光模式切換至一低動態範圍模式,其中當曝光比大於一第二閾值時,處理器係將當前曝光模式切換至一高動態範圍模式,其中當曝光比介於第一閾值及第二閾值之間時,處理器不切換當前曝光模式。

    简体摘要: 本发明系提供一种曝光控制系统,包括:一影像截取单元,用以一第一曝光值及一第二曝光值对一场景截取长曝光影像及短曝光影像;以及一处理器,用以分别计算长曝光影像及短曝光影像之直方图,并依据长及短曝光影像之直方图、第一曝光值、及第二曝光值计算曝光比,其中当曝光比小于一第一阈值时,处理器系将当前曝光模式切换至一低动态范围模式,其中当曝光比大于一第二阈值时,处理器系将当前曝光模式切换至一高动态范围模式,其中当曝光比介于第一阈值及第二阈值之间时,处理器不切换当前曝光模式。

    實施一堆疊晶片高動態範圍影像感測器的方法與系統
    9.
    发明专利
    實施一堆疊晶片高動態範圍影像感測器的方法與系統 审中-公开
    实施一堆栈芯片高动态范围影像传感器的方法与系统

    公开(公告)号:TW201717608A

    公开(公告)日:2017-05-16

    申请号:TW105119217

    申请日:2016-06-17

    IPC分类号: H04N5/355 H04N5/369

    摘要: 本發明係關於一種在影像感測器中實施堆疊晶片高動態範圍(HDR)演算法之方法,該方法開始於使用像素陣列來捕獲具有第一曝光時間之第一圖框,及具有與該第一曝光時間相比更長或更短之一第二曝光時間之第二圖框。像素陣列係安置於第一半導體晶粒中且被劃分成像素子陣列。各像素子陣列經配置成像素群組,且各像素群組經配置成像素單元陣列。經安置於第二半導體晶粒中之讀出電路獲取第一圖框及第二圖框的影像資料。各像素子陣列係透過複數個導體中之一對應者耦合至一對應讀出電路。類比轉數位轉換器(ADC)電路將來自第一圖框及第二圖框之影像資料轉換成第一ADC輸出及第二ADC輸出。位於該第二半導體晶粒上的功能邏輯將第一ADC輸出與第二ADC輸出相加以產生一最終ADC輸出。本發明亦描述其他實施例。

    简体摘要: 本发明系关于一种在影像传感器中实施堆栈芯片高动态范围(HDR)算法之方法,该方法开始于使用像素数组来捕获具有第一曝光时间之第一图框,及具有与该第一曝光时间相比更长或更短之一第二曝光时间之第二图框。像素数组系安置于第一半导体晶粒中且被划分成像素子数组。各像素子数组经配置成像素群组,且各像素群组经配置成像素单元数组。经安置于第二半导体晶粒中之读出电路获取第一图框及第二图框的影像数据。各像素子数组系透过复数个导体中之一对应者耦合至一对应读出电路。模拟转数码转换器(ADC)电路将来自第一图框及第二图框之影像数据转换成第一ADC输出及第二ADC输出。位于该第二半导体晶粒上的功能逻辑将第一ADC输出与第二ADC输出相加以产生一最终ADC输出。本发明亦描述其他实施例。