公开(公告)号：US09176885B2

公开(公告)日：2015-11-03

申请号：US13355613

申请日：2012-01-23

申请人： Jamie R. Kuesel ,  Mark G. Kupferschmidt ,  Paul E. Schardt ,  Robert A. Shearer, III

发明人： Jamie R. Kuesel ,  Mark G. Kupferschmidt ,  Paul E. Schardt ,  Robert A. Shearer, III

IPC分类号： G06F13/00 ,  G06F12/08 ,  G06F13/28

CPC分类号： G06F12/0888 ,  G06F13/28

摘要： A circuit arrangement and method utilize cache injection logic to perform a cache inject and lock operation to inject a cache line in a cache memory and automatically lock the cache line in the cache memory in parallel with communication of the cache line to a main memory. The cache injection logic may additionally limit the maximum number of locked cache lines that may be stored in the cache memory, e.g., by aborting a cache inject and lock operation, injecting the cache line without locking, or unlocking and/or evicting another cache line in the cache memory.

摘要翻译： 电路装置和方法利用高速缓存注入逻辑来执行高速缓存注入和锁定操作，以将高速缓存行注入到高速缓冲存储器中，并且将高速缓存行与高速缓存行的通信并行地主动地锁定在高速缓存存储器中。 高速缓存注入逻辑可以另外限制可以存储在高速缓冲存储器中的锁定高速缓存行的最大数量，例如通过中止高速缓存注入和锁定操作，在不锁定的情况下注入高速缓存行，或者解锁和/或驱逐另一个高速缓存行 在缓存中。