公开(公告)号：US20140141543A1

公开(公告)日：2014-05-22

申请号：US14162671

申请日：2014-01-23

申请人： Akira Ide ,  MANABU ISHIMATSU ,  KENTARO HARA

发明人： Akira Ide ,  MANABU ISHIMATSU ,  KENTARO HARA

IPC分类号： H01L21/66

CPC分类号： H01L22/14 ,  G11C7/24 ,  G11C29/787 ,  G11C29/789 ,  G11C29/802 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for manufacturing a stacked semiconductor memory device includes testing a plurality of memory chips to detect first defective addresses, programming optical fuses with first defective address information on each of the plurality of memory chips that have the first defective addresses, stacking the plurality of memory chips, testing the stacked memory chips to detect second defective addresses, and programming electrical fuses with second defective address information.

摘要翻译： 一种用于制造叠层半导体存储器件的方法包括测试多个存储器芯片以检测第一缺陷地址，对具有第一缺陷地址的多个存储器芯片中的每一个上的第一缺陷地址信息编程光学熔丝，堆叠多个存储器 芯片，测试堆叠的存储器芯片以检测第二个缺陷地址，以及编程具有第二缺陷地址信息的电熔丝。