公开(公告)号：US07411837B2

公开(公告)日：2008-08-12

申请号：US11600425

申请日：2006-11-16

申请人： Joachim Deppe ,  Mark Isler ,  Christoph Ludwig ,  Jens-Uwe Sachse ,  Jan-Malte Schley ,  Ricardo Pablo Mikalo

发明人： Joachim Deppe ,  Mark Isler ,  Christoph Ludwig ,  Jens-Uwe Sachse ,  Jan-Malte Schley ,  Ricardo Pablo Mikalo

IPC分类号： G11C11/34 ,  G11C16/06 ,  G11C16/04

CPC分类号： G11C11/5671 ,  G11C16/0475 ,  G11C16/26

摘要： A method is provided for operating an electrical writable and erasable memory cell, which has a channel region that can be operated in a first and a second direction, wherein information is stored as the difference of an effective parameter.

摘要翻译： 提供了一种用于操作电可写和可擦除存储单元的方法，其具有可以在第一和第二方向上操作的通道区域，其中信息被存储为有效参数的差异。

公开(公告)号：US07145807B2

公开(公告)日：2006-12-05

申请号：US11072694

申请日：2005-03-04

申请人： Joachim Deppe ,  Mark Isler ,  Christoph Ludwig ,  Jens-Uwe Sachse ,  Jan-Malte Schley ,  Ricardo Pablo Mikalo

发明人： Joachim Deppe ,  Mark Isler ,  Christoph Ludwig ,  Jens-Uwe Sachse ,  Jan-Malte Schley ,  Ricardo Pablo Mikalo

IPC分类号： G11C11/34 ,  G11C16/06 ,  G11C16/04

CPC分类号： G11C11/5671 ,  G11C16/0475 ,  G11C16/26

摘要： A method is provided for operating an electrical writable and erasable memory cell, which has a channel region that can be operated in a first and a second direction, wherein information is stored as the difference of an effective parameter.

摘要翻译： 提供了一种用于操作电可写和可擦除存储单元的方法，其具有可以在第一和第二方向上操作的通道区域，其中信息被存储为有效参数的差异。

公开(公告)号：US07144776B1

公开(公告)日：2006-12-05

申请号：US11141254

申请日：2005-05-31

申请人： Ricardo Pablo Mikalo ,  Erwin Schroer ,  Günther Wein ,  Jens-Uwe Sachse ,  Mark Isler ,  Jan-Malte Schley ,  Christoph Andreas Kleint

发明人： Ricardo Pablo Mikalo ,  Erwin Schroer ,  Günther Wein ,  Jens-Uwe Sachse ,  Mark Isler ,  Jan-Malte Schley ,  Christoph Andreas Kleint

IPC分类号： H01L21/336

CPC分类号： H01L29/792 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/66833

摘要： An oxidized region is arranged between a substrate of semiconductor material and a nitride liner, which covers wordline stacks of a memory cell array and intermediate areas of the substrate, and is provided to separate the nitride liner both from the substrate and from a memory layer sequence of dielectric materials that is provided for charge-trapping. The nitride liner is used as an etching stop layer in the formation of sidewall spacers used in a peripheral area to produce source/drain junctions of transistors of the addressing circuitry.

摘要翻译： 氧化区域布置在半导体材料的衬底和氮化物衬垫之间，其覆盖存储单元阵列的字线堆叠和衬底的中间区域，并且被提供以将氮化物衬垫与衬底和存储器层序列分离 的电介质材料，用于电荷捕获。 氮化物衬垫在形成用于外围区域的侧壁间隔物中用作蚀刻停止层，以产生寻址电路的晶体管的源极/漏极结。

公开(公告)号：US20080099828A1

公开(公告)日：2008-05-01

申请号：US11589304

申请日：2006-10-30

申请人： Frank Heinrichsdorff ,  Ricardo Pablo Mikalo ,  Stephan Riedel ,  Mark Isler

发明人： Frank Heinrichsdorff ,  Ricardo Pablo Mikalo ,  Stephan Riedel ,  Mark Isler

IPC分类号： H01L29/792 ,  H01L21/336

CPC分类号： H01L27/115 ,  H01L27/11568 ,  H01L29/792

摘要： A semiconductor memory device includes a semiconductor substrate, first conductive lines, second conductive lines, and memory cells. The second conductive lines include doped regions within the substrate and have a ratio of depth to width that is greater than unity. A semiconductor structure comprises a semiconductor substrate, a doped region and a charge trapping region beneath and adjoining the doped region. A semiconductor memory device comprises a semiconductor substrate, first conductive lines, second conductive lines, charge trapping regions, and memory cells. The second conductive lines are formed as doped regions within the substrate, wherein the charge trapping regions are arranged beneath and adjoin respective doped regions. Methods of manufacturing a semiconductor structure and a semiconductor memory device are provided.

摘要翻译： 半导体存储器件包括半导体衬底，第一导电线，第二导线和存储单元。 第二导线包括衬底内的掺杂区域，其深度与宽度之比大于1。 半导体结构包括半导体衬底，掺杂区域和掺杂区域下方和邻接的电荷捕获区域。 半导体存储器件包括半导体衬底，第一导线，第二导线，电荷俘获区和存储单元。 第二导电线被形成为衬底内的掺杂区域，其中电荷俘获区域被布置在相应的掺杂区域的下面并与其相邻。 提供了制造半导体结构和半导体存储器件的方法。