公开(公告)号：US07310723B1

公开(公告)日：2007-12-18

申请号：US10406022

申请日：2003-04-02

申请人： Guillermo J. Rozas ,  Alexander Klaiber

发明人： Guillermo J. Rozas ,  Alexander Klaiber

IPC分类号： G06F7/499

CPC分类号： G06F9/30076 ,  G06F9/30101 ,  G06F9/30174 ,  G06F9/3863 ,  G06F9/3865

摘要： Methods and systems thereof for exception handling are described. An event to be handled is identified during execution of a code sequence. A bit is set to indicate that handling of the event is to be deferred. An exception corresponding to the event is generated if the bit is set.

摘要翻译： 描述用于异常处理的方法和系统。 在执行代码序列期间识别要处理的事件。 有一点被设置为指示事件的处理被推迟。 如果该位被置位，则会生成与该事件相对应的异常。

公开(公告)号：US20150149733A1

公开(公告)日：2015-05-28

申请号：US13007015

申请日：2011-01-14

申请人： Guillermo Rozas ,  Alexander Klaiber ,  David Dunn ,  Paul Serris ,  Lacky Shah

发明人： Guillermo Rozas ,  Alexander Klaiber ,  David Dunn ,  Paul Serris ,  Lacky Shah

IPC分类号： G06F12/08

CPC分类号： G06F12/0815 ,  G06F12/0804 ,  G06F12/0891 ,  G06F2212/603

摘要： Method and system for supporting speculative modification in a data cache are provided and described. In one embodiment, a speculative cache buffer includes a plurality of cache lines and a plurality of state indicators. At least one of the cache lines is operable to receive an evicted cache line from a cache. The at least one of the cache lines is operable to return the evicted cache line to the cache if the cache requests the evicted cache line. Further, the plurality of state indicators is operable to indicate a state of a corresponding cache line of the cache lines.

摘要翻译： 提供和描述了用于支持数据高速缓存中的推测性修改的方法和系统。 在一个实施例中，推测性缓存缓冲器包括多个高速缓存行和多个状态指示符。 高速缓存行中的至少一个可操作以从高速缓存接收逐出的高速缓存行。 如果高速缓存请求被驱逐的高速缓存行，则至少一个高速缓存行可操作以将被驱逐的高速缓存行返回到高速缓存。 此外，多个状态指示符可操作以指示高速缓存行的相应高速缓存行的状态。

公开(公告)号：US07913058B2

公开(公告)日：2011-03-22

申请号：US12127768

申请日：2008-05-27

申请人： Guillermo Rozas ,  Alexander Klaiber ,  H. Peter Anvin ,  David Dunn

发明人： Guillermo Rozas ,  Alexander Klaiber ,  H. Peter Anvin ,  David Dunn

IPC分类号： G06F12/00

CPC分类号： G06F12/1054

摘要： A system and method for identifying a TLB entry having a physical address that is within a specified range are disclosed. The method includes obtaining a tentative TLB entry from a page table entry and accessing a physical address associated with the tentative TLB entry. The method further includes comparing the physical address of the tentative TLB entry with a predetermined range of addresses. If the physical address is within the finite range of addresses, an exception is invoked. In response to the exception, the physical address and/or an attribute of the tentative TLB entry can be modified. The tentative TLB entry can then be stored in a TLB.

摘要翻译： 公开了一种用于识别具有在指定范围内的物理地址的TLB条目的系统和方法。 该方法包括从页表条目获取暂定TLB条目并访问与暂定TLB条目相关联的物理地址。 该方法还包括将暂定TLB条目的物理地址与预定范围的地址进行比较。 如果物理地址在有限的地址范围内，则会调用异常。 响应于异常，可以修改临时TLB条目的物理地址和/或属性。 然后可以将暂定的TLB条目存储在TLB中。

公开(公告)号：US07725656B1

公开(公告)日：2010-05-25

申请号：US11583463

申请日：2006-10-18

申请人： Guillermo Rozas ,  Alexander Klaiber ,  Robert P. Masleid ,  John Banning ,  James Van Zoeren ,  Paul Serris

发明人： Guillermo Rozas ,  Alexander Klaiber ,  Robert P. Masleid ,  John Banning ,  James Van Zoeren ,  Paul Serris

IPC分类号： G06F13/00

CPC分类号： G06F12/0864

摘要： A method and apparatus for storing and retrieving data in an N-way set associative cache with N data array banks is disclosed. On a cache fill corresponding to a particular way, a portion of each cache line (called a chunk) is placed in each data array bank. On a processor load seeking a requested chunk, a candidate chunk is retrieved from each data array bank and the requested chunk is selected from among the candidates.

摘要翻译： 公开了一种用于在具有N个数据阵列组的N路组合关联高速缓存中存储和检索数据的方法和装置。 在对应于特定方式的缓存填充中，每个高速缓存行（称为块）的一部分被放置在每个数据阵列组中。 在寻求所请求的块的处理器负载上，从每个数据阵列库中检索候选块，并且从候选中选择所请求的块。

公开(公告)号：US20080294868A1

公开(公告)日：2008-11-27

申请号：US12127768

申请日：2008-05-27

申请人： Guillermo Rozas ,  Alexander Klaiber ,  H. Peter Anvin ,  David Dunn

发明人： Guillermo Rozas ,  Alexander Klaiber ,  H. Peter Anvin ,  David Dunn

IPC分类号： G06F12/10

CPC分类号： G06F12/1054

摘要： A system and method for identifying a TLB entry having a physical address that is within a specified range are disclosed. The method includes obtaining a tentative TLB entry from a page table entry and accessing a physical address associated with the tentative TLB entry. The method further includes comparing the physical address of the tentative TLB entry with a predetermined range of addresses. If the physical address is within the finite range of addresses, an exception is invoked. In response to the exception, the physical address and/or an attribute of the tentative TLB entry can be modified. The tentative TLB entry can then be stored in a TLB.

摘要翻译： 公开了一种用于识别具有在指定范围内的物理地址的TLB条目的系统和方法。 该方法包括从页表条目获取暂定TLB条目并访问与暂定TLB条目相关联的物理地址。 该方法还包括将暂定TLB条目的物理地址与预定范围的地址进行比较。 如果物理地址在有限的地址范围内，则会调用异常。 响应于异常，可以修改临时TLB条目的物理地址和/或属性。 然后可以将暂定的TLB条目存储在TLB中。

公开(公告)号：US20120254584A1

公开(公告)日：2012-10-04

申请号：US13493810

申请日：2012-06-11

申请人： Guillermo Rozas ,  Alexander Klaiber ,  H. Peter Anvin ,  David Dunn

发明人： Guillermo Rozas ,  Alexander Klaiber ,  H. Peter Anvin ,  David Dunn

IPC分类号： G06F12/10

CPC分类号： G06F12/1054

摘要： A system and method for identifying a TLB entry having a physical address that is within a specified range are disclosed. The method includes obtaining a tentative TLB entry from a page table entry and accessing a physical address associated with the tentative TLB entry. The method further includes comparing the physical address of the tentative TLB entry with a predetermined range of addresses. If the physical address is within the finite range of addresses, an exception is invoked. In response to the exception, the physical address and/or an attribute of the tentative TLB entry can be modified. The tentative TLB entry can then be stored in a TLB.

公开(公告)号：US07149872B2

公开(公告)日：2006-12-12

申请号：US10629031

申请日：2003-07-28

申请人： Guillermo Rozas ,  Alexander Klaiber ,  H. Peter Anvin ,  David Dunn

发明人： Guillermo Rozas ,  Alexander Klaiber ,  H. Peter Anvin ,  David Dunn

IPC分类号： G06F12/00

CPC分类号： G06F12/1054

摘要： A system and method for identifying a TLB entry having a physical address that is within a specified range are disclosed. The method includes obtaining a tentative TLB entry from a page table entry and accessing a physical address associated with the tentative TLB entry. The method further includes comparing the physical address of the tentative TLB entry with a predetermined range of addresses. If the physical address is within the finite range of addresses, an exception is invoked. In response to the exception, the physical address and/or an attribute of the tentative TLB entry can be modified. The tentative TLB entry can then be stored in a TLB.

摘要翻译： 公开了一种用于识别具有在指定范围内的物理地址的TLB条目的系统和方法。 该方法包括从页表条目获取暂定TLB条目并访问与暂定TLB条目相关联的物理地址。 该方法还包括将暂定TLB条目的物理地址与预定范围的地址进行比较。 如果物理地址在有限的地址范围内，则会调用异常。 响应于异常，可以修改临时TLB条目的物理地址和/或属性。 然后可以将暂定的TLB条目存储在TLB中。

公开(公告)号：US09652244B2

公开(公告)日：2017-05-16

申请号：US13532517

申请日：2012-06-25

申请人： Alexander Klaiber ,  Guillermo Rozas

发明人： Alexander Klaiber ,  Guillermo Rozas

IPC分类号： G06F9/38 ,  G06F9/30

CPC分类号： G06F9/3838 ,  G06F9/30134 ,  G06F9/3826 ,  G06F9/384

摘要： A processing bypass directory system and method are disclosed. In one embodiment, a bypass directory tracking process includes setting bits in a bypass directory when a corresponding architectural register is written. The bits are selectively cleared in the bypass directory each cycle. The configuration of the bits is utilized to determine which stage of a bypass path processing information is at.

公开(公告)号：US08209518B2

公开(公告)日：2012-06-26

申请号：US13073895

申请日：2011-03-28

申请人： Alexander Klaiber ,  Guillermo Rozas

发明人： Alexander Klaiber ,  Guillermo Rozas

IPC分类号： G06F9/34

CPC分类号： G06F9/3838 ,  G06F9/30134 ,  G06F9/3826 ,  G06F9/384

摘要： A processing bypass directory system and method are disclosed. In one embodiment, a bypass directory tracking process includes setting bits in a bypass directory when a corresponding architectural register is written. The bits are selectively cleared in the bypass directory each cycle. The configuration of the bits is utilized to determine which stage of a bypass path processing information is at.

摘要翻译： 公开了一种处理旁路目录系统和方法。 在一个实施例中，旁路目录跟踪处理包括在写入对应的体系结构寄存器时在旁路目录中设置位。 每个周期在旁路目录中选择性地清零这些位。 利用这些位的配置来确定旁路路径处理信息的哪个阶段。

公开(公告)号：US20110179256A1

公开(公告)日：2011-07-21

申请号：US13073895

申请日：2011-03-28

申请人： Alexander Klaiber ,  Guillermo Rozas

发明人： Alexander Klaiber ,  Guillermo Rozas

IPC分类号： G06F9/30

CPC分类号： G06F9/3838 ,  G06F9/30134 ,  G06F9/3826 ,  G06F9/384

摘要： A processing bypass directory system and method are disclosed. In one embodiment, a bypass directory tracking process includes setting bits in a bypass directory when a corresponding architectural register is written. The bits are selectively cleared in the bypass directory each cycle. The configuration of the bits is utilized to determine which stage of a bypass path processing information is at.

摘要翻译： 公开了一种处理旁路目录系统和方法。 在一个实施例中，旁路目录跟踪处理包括在写入对应的体系结构寄存器时在旁路目录中设置位。 每个周期在旁路目录中选择性地清零这些位。 利用这些位的配置来确定旁路路径处理信息的哪个阶段。