公开(公告)号：US09088472B1

公开(公告)日：2015-07-21

申请号：US14591930

申请日：2015-01-08

申请人： Nikhil Jain ,  Arvind Kaushik ,  Peter Z. Rashev ,  Amrit P. Singh

发明人： Nikhil Jain ,  Arvind Kaushik ,  Peter Z. Rashev ,  Amrit P. Singh

IPC分类号： H04L25/49 ,  H04L27/36 ,  H03F1/32

CPC分类号： H04L27/364 ,  H03F1/3247 ,  H03F3/24 ,  H04L27/368 ,  H04L27/3863

摘要： A system for reducing in-phase and quadrature-phase (I/Q) impairments includes first, second, third, and fourth programmable registers for storing respective first, second, third, and fourth values, first and second finite impulse response (FIR) filters having respective first and second sets of filter taps, and first and second adders. The first FIR filter receives an I input signal and generates first and second intermediate output signals based on the first and second values for I and Q channels, respectively. The second FIR filter receives a Q input signal and generates third and fourth intermediate output signals based on the third and fourth values for the I and Q channels, respectively. The first and second adders receive the first and second, and the third and fourth intermediate output signals, respectively, and generate compensated I and Q output signals for the I and Q channels.

摘要翻译： 用于减小同相和正交相位（I / Q）损伤的系统包括用于存储相应的第一，第二，第三和第四值的第一，第二，第三和第四可编程寄存器，第一和第二有限脉冲响应（FIR） 滤波器具有相应的第一和第二组滤波器抽头，以及第一和第二加法器。 第一FIR滤波器接收I输入信号，并且基于I和Q通道的第一和第二值分别产生第一和第二中间输出信号。 第二FIR滤波器接收Q输入信号，并且分别基于I和Q通道的第三和第四值产生第三和第四中间输出信号。 第一和第二加法器分别接收第一和第二以及第三和第四中间输出信号，并产生用于I和Q通道的补偿的I和Q输出信号。