公开(公告)号：US5708795A

公开(公告)日：1998-01-13

申请号：US188774

申请日：1994-01-31

申请人： Jun Funaki ,  Akira Kabemoto ,  Hirohide Sugahara

发明人： Jun Funaki ,  Akira Kabemoto ,  Hirohide Sugahara

IPC分类号： G06F12/06 ,  G06F12/00 ,  G06F13/16 ,  G06F15/16 ,  G06F15/167 ,  G06F13/14

CPC分类号： G06F15/167 ,  G06F13/1673

摘要： In an asynchronous access system for a multiprocessor system having a plurality of processor modules connected to a system bus and at least one shared memory module connected to the system bus, each of the processor modules includes a processor and an internal buffer. The processor writes data into the internal buffer, and the data is read from the internal buffer and is written into the shared memory via the system bus. The asynchronous access system includes a first unit, provided in each of the processor modules, for detecting a predetermined situation regarding a data write from the processor to the shared memory, and a second unit, provided in each of the processor modules, for causing the data stored in the internal buffer to be written into the shared memory module when the first unit detects the predetermined situation.

摘要翻译： 在具有连接到系统总线的多个处理器模块和连接到系统总线的至少一个共享存储器模块的多处理器系统的异步访问系统中，每个处理器模块包括处理器和内部缓冲器。 处理器将数据写入内部缓冲区，数据从内部缓冲区读取，并通过系统总线写入共享存储器。 异步访问系统包括设置在每个处理器模块中的用于检测关于从处理器到共享存储器的数据写入的预定情况的第一单元，以及设置在每个处理器模块中的第二单元，用于使 当第一单元检测到预定情况时，存储在内部缓冲器中的数据被写入共享存储器模块。