公开(公告)号：US5737749A

公开(公告)日：1998-04-07

申请号：US651013

申请日：1996-05-20

申请人： Rajesh Bhikhubhai Patel ,  Romesh Mangho Jessani ,  Belliappa Manavattira Kuttana

发明人： Rajesh Bhikhubhai Patel ,  Romesh Mangho Jessani ,  Belliappa Manavattira Kuttana

IPC分类号： G06F12/08 ,  G06F12/12 ,  G06F13/00

CPC分类号： G06F12/128 ,  G06F12/0848

摘要： A microprocessor that dynamically shares cache capacity comprising a controller that determines if all ways for a congruence class of a requested instruction are valid in the instruction cache and if a replacement way for the congruence class of the requested instruction is valid in a data cache. A lookup for the instruction is performed in the cache tags for the instruction cache and the data cache. If a hit occurs in either cache, the instruction is retrieved. If a miss occurs for the instruction in both the instruction cache and the data cache, the controller loads the instruction into either the instruction cache, if the replacement way is valid in the data cache or at least one way for the congruence class of the requested instruction is not valid in the instruction cache, or the data cache, if the replacement way is not valid in the data cache and all ways for the congruence class of the requested instruction are valid in the instruction cache.

摘要翻译： 动态共享高速缓存容量的微处理器包括一个控制器，该控制器确定所请求指令的一致等级的所有方式是否在指令高速缓存中有效，并且所请求指令的同余类的替换方式在数据高速缓存中是否有效。 在指令高速缓存和数据高速缓存的高速缓存标签中执行指令的查找。 如果任一缓存中发生命中，则会检索该指令。 如果指令高速缓存和数据高速缓存中的指令出现小命令，则控制器将指令加载到指令高速缓存中，如果替换方式在数据高速缓存中有效或至少一种方式用于请求的同余类 指令在指令高速缓存或数据高速缓存中无效，如果替换方式在数据高速缓存中无效，则所请求指令的同余类的所有方式在指令高速缓存中均有效。