公开(公告)号：US20130002309A1

公开(公告)日：2013-01-03

申请号：US13612532

申请日：2012-09-12

申请人： HONG-WOO LEE ,  Sung-Man Kim ,  Jong-Hyuk Lee ,  Jong-Hwan Lee ,  Hyeon-Hwan Kim ,  Sang-Moon Moh ,  Jeong-Il Kim ,  Yeon-Kyu Moon

发明人： HONG-WOO LEE ,  Sung-Man Kim ,  Jong-Hyuk Lee ,  Jong-Hwan Lee ,  Hyeon-Hwan Kim ,  Sang-Moon Moh ,  Jeong-Il Kim ,  Yeon-Kyu Moon

IPC分类号： H03K3/00

CPC分类号： G11C19/28 ,  G09G3/3677 ,  G09G2300/0408

摘要： A pull-up driving part maintains a signal of a first node at a high level by receiving a turn-on voltage in response to one of a previous stage or a vertical start signal. A pull-up part outputs a clock signal through an output terminal in response to the signal of the first node. A first holding part maintains a signal of a second node at a high level or a low level when the signal of the first node is respectively low or high. A second holding part maintains the signal of the first node and a signal of the output terminal at a ground voltage in response to the signal of the second node or a delayed and inverted clock signal.

摘要翻译： 上拉驱动部分通过响应于前一级或垂直启动信号之一接收导通电压而将第一节点的信号保持在高电平。 上拉部分响应于第一节点的信号通过输出端子输出时钟信号。 当第一节点的信号分别为低或高时，第一保持部件将第二节点的信号保持在高电平或低电平。 第二保持部分响应于第二节点的信号或延迟和反相的时钟信号，将第一节点的信号和输出端的信号保持在接地电压。

公开(公告)号：US08264443B2

公开(公告)日：2012-09-11

申请号：US12241880

申请日：2008-09-30

申请人： Hong-Woo Lee ,  Hyeon-Hwan Kim ,  Byeong-Jae Ahn ,  Sun-Hyung Kim ,  Sung-Man Kim ,  Bong-Jun Lee

发明人： Hong-Woo Lee ,  Hyeon-Hwan Kim ,  Byeong-Jae Ahn ,  Sun-Hyung Kim ,  Sung-Man Kim ,  Bong-Jun Lee

IPC分类号： G09G3/36

CPC分类号： G09G3/3677

摘要： A gate driving circuit includes stages, the stages being cascaded and each including: a pull-up part which pulls up a gate voltage to a clock signal during a horizontal scanning period (1H); a carry part which pulls up a carry voltage to the clock signal during the horizontal scanning period (1H); a pull-up driving part connected to a control terminal (Q-node) common to the carry part and the pull-up part and which receives a previous carry voltage from a first previous stage to turn on the pull-up part and the carry part; and a ripple preventing part which prevents a ripple generated at a previous Q-node of a second previous stage based on a ripple generated at the Q-node of the carry part and the pull-up part.

摘要翻译： 门驱动电路包括级级，级联级，每级包括：在水平扫描周期（1H）期间将门电压上拉至时钟信号的上拉部分; 在水平扫描期间（1H）中将进位电压拉入时钟信号的进位部分; 上拉驱动部分连接到与进位部分和上拉部分共同的控制端子（Q-节点），并且从上一级接收先前的进位电压以接通上拉部分和进位 部分; 以及纹波防止部，其基于在所述进位部和所述上拉部的所述Q节点处产生的波纹来防止在前一级的前一Q点产生的纹波。

公开(公告)号：US08111342B2

公开(公告)日：2012-02-07

申请号：US12129198

申请日：2008-05-29

申请人： Shin-Tack Kang ,  Jong-Huan Lee ,  Hong-Woo Lee ,  Hyeon-Hwan Kim ,  Byeong-Jae Ahn ,  Gyu-Tae Kim ,  Jong-Woong Chang ,  Jong-Hyuk Lee

发明人： Shin-Tack Kang ,  Jong-Huan Lee ,  Hong-Woo Lee ,  Hyeon-Hwan Kim ,  Byeong-Jae Ahn ,  Gyu-Tae Kim ,  Jong-Woong Chang ,  Jong-Hyuk Lee

IPC分类号： G02F1/136 ,  G02F1/1335

CPC分类号： H01L27/124 ,  G02F1/1362 ,  G02F1/136227 ,  G02F1/1368 ,  G02F2001/136222 ,  H01L29/4908

摘要： A display substrate that has increased aperture ratio is presented. The display substrate includes a base substrate, a first metal pattern formed on the base substrate and a gate wiring and a gate electrode. A first insulating layer is formed on the base substrate covering the first metal pattern. A second metal pattern is formed on the first insulating layer including a data wiring crossing the gate wiring, a source electrode connected to the data wiring and a drain electrode separated from the source electrode. A second insulating layer is formed on the base substrate covering the second metal pattern. A transparent electrode is formed on the second insulating layer. An organic layer is formed on the transparent electrode, and a pixel electrode is formed on the organic layer being insulated with the transparent electrode, and contacted to the drain electrode. The organic layer may comprise red, green and blue color filters.

摘要翻译： 提出了一种具有增加孔径比的显示基板。 显示基板包括基底基板，形成在基底基板上的第一金属图案以及栅极布线和栅极电极。 在覆盖第一金属图案的基底基板上形成第一绝缘层。 在第一绝缘层上形成第二金属图案，该第一绝缘层包括与栅极布线交叉的数据布线，连接到数据布线的源电极和与源电极分离的漏电极。 在覆盖第二金属图案的基底基板上形成第二绝缘层。 在第二绝缘层上形成透明电极。 在透明电极上形成有机层，在与透明电极绝缘的有机层上形成像素电极，并与漏电极接触。 有机层可以包括红色，绿色和蓝色滤色器。

公开(公告)号：US08565370B2

公开(公告)日：2013-10-22

申请号：US13612532

申请日：2012-09-12

申请人： Hong-Woo Lee ,  Sung-Man Kim ,  Jong-Hyuk Lee ,  Jong-Hwan Lee ,  Hyeon-Hwan Kim ,  Sang-Moon Moh ,  Jeong-Il Kim ,  Yeon-Kyu Moon

发明人： Hong-Woo Lee ,  Sung-Man Kim ,  Jong-Hyuk Lee ,  Jong-Hwan Lee ,  Hyeon-Hwan Kim ,  Sang-Moon Moh ,  Jeong-Il Kim ,  Yeon-Kyu Moon

IPC分类号： G11C19/00

CPC分类号： G11C19/28 ,  G09G3/3677 ,  G09G2300/0408

摘要： A pull-up driving part maintains a signal of a first node at a high level by receiving a turn-on voltage in response to one of a previous stage or a vertical start signal. A pull-up part outputs a clock signal through an output terminal in response to the signal of the first node. A first holding part maintains a signal of a second node at a high level or a low level when the signal of the first node is respectively low or high. A second holding part maintains the signal of the first node and a signal of the output terminal at a ground voltage in response to the signal of the second node or a delayed and inverted clock signal.

摘要翻译： 上拉驱动部分通过响应于前一级或垂直启动信号之一接收导通电压而将第一节点的信号保持在高电平。 上拉部分响应于第一节点的信号通过输出端子输出时钟信号。 当第一节点的信号分别为低或高时，第一保持部件将第二节点的信号保持在高电平或低电平。 第二保持部分响应于第二节点的信号或延迟和反相的时钟信号，将第一节点的信号和输出端的信号保持在接地电压。