公开(公告)号：US20060133135A1

公开(公告)日：2006-06-22

申请号：US11017981

申请日：2004-12-20

申请人： Jonathan Lachman ,  Donald Weiss ,  John Wuu ,  Charles Morganti

发明人： Jonathan Lachman ,  Donald Weiss ,  John Wuu ,  Charles Morganti

IPC分类号： G11C11/00

CPC分类号： G11C11/417

摘要： An SRAM with reduced power consumption comprising N SRAM cells and peripheral circuitry that enables writing and reading any of the N SRAM cells. The number of cells, N, is a whole number. The voltage applied to the N SRAM cells is higher than the voltage applied to the peripheral circuitry.

摘要翻译： 具有降低功耗的SRAM，包括N个SRAM单元和能够写入和读取任何N个SRAM单元的外围电路。 单元格数N是整数。 施加到N个SRAM单元的电压高于施加到外围电路的电压。