公开(公告)号：US06901542B2

公开(公告)日：2005-05-31

申请号：US09927011

申请日：2001-08-09

申请人： Thomas W. Bartenstein ,  L. Owen Farnsworth, III ,  Douglas C. Heaberlin ,  Edward E. Horton, III ,  Leendert M. Huisman ,  Leah M. Pastel ,  Glen E. Richard ,  Raymond J. Rosner ,  Francis Woytowich

发明人： Thomas W. Bartenstein ,  L. Owen Farnsworth, III ,  Douglas C. Heaberlin ,  Edward E. Horton, III ,  Leendert M. Huisman ,  Leah M. Pastel ,  Glen E. Richard ,  Raymond J. Rosner ,  Francis Woytowich

IPC分类号： G11C29/26 ,  G01R31/3193 ,  G01R31/3177 ,  G01R31/3187

CPC分类号： G11C29/26

摘要： A method of testing a semiconductor device having a memory is disclosed. The method includes selecting a portion of the memory; testing the selected portion of the memory; designating the selected portion of the memory as a designated memory in response to an acceptable testing result; and storing data in the designated portion of the memory for retrieval at a later time. Provision for soft repair of the selected memory is made. Test data can be compressed before being stored in the designated memory.

摘要翻译： 公开了一种测试具有存储器的半导体器件的方法。 该方法包括选择存储器的一部分; 测试存储器的选定部分; 响应于可接受的测试结果，将存储器的所选部分指定为指定存储器; 并在稍后的时间将数据存储在存储器的指定部分中以进行检索。 对所选择的存储器进行软修复。 测试数据可以在存储在指定的存储器中之前进行压缩。

公开(公告)号：US06785413B1

公开(公告)日：2004-08-31

申请号：US09379772

申请日：1999-08-24

申请人： Kevin J. Barcomb ,  Leendert M. Huisman ,  Kevin C. Quandt

发明人： Kevin J. Barcomb ,  Leendert M. Huisman ,  Kevin C. Quandt

IPC分类号： G06K900

CPC分类号： G01R31/31935 ,  G01R31/318511

摘要： A structure and method for identifying a physical location of a defect in a logic circuit based on a physical location of a logic latch having failing data. The logic circuit includes a plurality of logic latches, each having a predetermined physical location within the logic circuit. The logic latches are connected to devices adjacent the logic latches, such that the failing data in the logic latch indicates a failure of a device adjacent the logic latches.

摘要翻译： 一种用于基于具有故障数据的逻辑锁存器的物理位置来识别逻辑电路中的缺陷的物理位置的结构和方法。 逻辑电路包括多个逻辑锁存器，每个具有逻辑电路内的预定物理位置。 逻辑锁存器连接到与逻辑锁存器相邻的器件，使得逻辑锁存器中的故障数据指示与逻辑锁存器相邻的器件发生故障。

公开(公告)号：US06519725B1

公开(公告)日：2003-02-11

申请号：US08811605

申请日：1997-03-04

申请人： Leendert M. Huisman ,  Ya-Chieh Lai

发明人： Leendert M. Huisman ,  Ya-Chieh Lai

IPC分类号： G11C2900

CPC分类号： G11C29/10 ,  G11C29/14

摘要： A methodology for testing embedded memories based on functional patterns that allow for easy and complete diagnosis including techniques for shortening the size of the array test, and/or the simulation turn around time, without diminishing the diagnostic accuracy.

摘要翻译： 一种基于功能模式来测试嵌入式存储器的方法，该方法允许简单而完整的诊断，包括缩短阵列测试的尺寸和/或模拟周转时间的技术，而不会降低诊断精度。