公开(公告)号：US20130191584A1

公开(公告)日：2013-07-25

申请号：US13355721

申请日：2012-01-23

申请人： Nicholas Wilt ,  Scott Gray ,  Mitch Fletcher

发明人： Nicholas Wilt ,  Scott Gray ,  Mitch Fletcher

IPC分类号： G06F12/02

CPC分类号： G06F11/1645 ,  G06F11/1679 ,  G06F15/167

摘要： Systems integrated into a single electronic chip are provided for. The systems include a primary shared bus, a secondary shared bus and an embedded dynamic random access memory (eDRAM) including a first port and a second port. The systems also include a primary processor in operable communication with the eDRAM via the first port; and a secondary processor in operable communication with the eDRAM via the secondary bus and the second port, wherein the primary and secondary processors are operating in synchronization.

摘要翻译： 提供集成到单个电子芯片中的系统。 该系统包括主共享总线，辅助共享总线和包括第一端口和第二端口的嵌入式动态随机存取存储器（eDRAM）。 所述系统还包括通过第一端口与eDRAM可操作地通信的主处理器; 以及经由次级总线和第二端口与eDRAM可操作地通信的辅助处理器，其中主处理器和次处理器同步操作。

公开(公告)号：US08423717B2

公开(公告)日：2013-04-16

申请号：US12629325

申请日：2009-12-02

申请人： Scott Gray ,  Nicholas Wilt

发明人： Scott Gray ,  Nicholas Wilt

IPC分类号： G06F12/00

CPC分类号： G06F12/084 ,  G06F9/468 ,  G06F12/0842

摘要： A multi-core processor chip comprises at least one shared cache having a plurality of ports and a plurality of address spaces and a plurality of processor cores. Each processor core is coupled to one of the plurality of ports such that each processor core is able to access the at least one shared cache simultaneously with another of the plurality of processor cores. Each processor core is assigned one of a unique application or a unique application task and the multi-core processor is operable to execute a partitioning operating system that temporally and spatially isolates each unique application and each unique application task such that each of the plurality of processor cores does not attempt to write to the same address space of the at least one shared cache at the same time as another of the plurality of processor cores.

摘要翻译： 多核处理器芯片包括具有多个端口和多个地址空间和多个处理器核心的至少一个共享高速缓存。 每个处理器核心耦合到所述多个端口中的一个，使得每个处理器核能够与所述多个处理器核心中的另一个同时存取所述至少一个共享高速缓存。 每个处理器核心被分配为唯一应用程序或唯一应用程序任务之一，并且多核处理器可操作以执行分区操作系统，其在每个唯一应用程序和每个唯一应用程序任务上进行时间上和空间上的隔离，使得多个处理器 核心不试图与多个处理器核心中的另一个同时写入至少一个共享高速缓存的同一地址空间。

公开(公告)号：US08347027B2

公开(公告)日：2013-01-01

申请号：US12612722

申请日：2009-11-05

申请人： Scott Gray ,  Kevin Stover

发明人： Scott Gray ,  Kevin Stover

IPC分类号： G06F12/00

CPC分类号： G11C11/40611 ,  G11C11/406

摘要： A method for refreshing memory is provided. The method comprises determining when a first memory of a plurality of memories is not being accessed and sending a refresh opportunity command from a master refresh controller to one of a plurality of local refresh controllers when the first memory is not being accessed, wherein the one of a plurality of local refresh controllers controls only the first memory. The method further comprises determining when the first memory needs refreshing and refreshing the first memory.

摘要翻译： 提供了一种刷新存储器的方法。 所述方法包括：当所述第一存储器未被访问时，确定多个存储器的第一存储器什么时候不被访问并且将主刷新控制器的刷新机会命令发送到多个本地刷新控制器之一，其中， 多个本地刷新控制器仅控制第一存储器。 该方法还包括确定第一存储器何时需要刷新和刷新第一存储器。

公开(公告)号：US20110131377A1

公开(公告)日：2011-06-02

申请号：US12629325

申请日：2009-12-02

申请人： Scott Gray ,  Nicholas Wilt

发明人： Scott Gray ,  Nicholas Wilt

IPC分类号： G06F12/08 ,  G06F12/00

CPC分类号： G06F12/084 ,  G06F9/468 ,  G06F12/0842

摘要： A multi-core processor chip comprises at least one shared cache having a plurality of ports and a plurality of address spaces and a plurality of processor cores. Each processor core is coupled to one of the plurality of ports such that each processor core is able to access the at least one shared cache simultaneously with another of the plurality of processor cores. Each processor core is assigned one of a unique application or a unique application task and the multi-core processor is operable to execute a partitioning operating system that temporally and spatially isolates each unique application and each unique application task such that each of the plurality of processor cores does not attempt to write to the same address space of the at least one shared cache at the same time as another of the plurality of processor cores.

摘要翻译： 多核处理器芯片包括具有多个端口和多个地址空间和多个处理器核心的至少一个共享高速缓存。 每个处理器核心耦合到所述多个端口中的一个，使得每个处理器核能够与所述多个处理器核心中的另一个同时存取所述至少一个共享高速缓存。 每个处理器核心被分配为唯一应用程序或唯一应用程序任务之一，并且多核处理器可操作以执行分区操作系统，其在每个唯一应用程序和每个唯一应用程序任务上进行时间上和空间上的隔离，使得多个处理器 核心不试图与多个处理器核心中的另一个同时写入至少一个共享高速缓存的同一地址空间。

公开(公告)号：US20080092737A1

公开(公告)日：2008-04-24

申请号：US11550679

申请日：2006-10-18

申请人： Scott Storbo ,  Scott Gray

发明人： Scott Storbo ,  Scott Gray

IPC分类号： B01D53/02 ,  B01D59/26

CPC分类号： B01D53/0415 ,  B01D2257/304 ,  B01D2259/414 ,  B01D2259/455

摘要： A filter, an apparatus and a method for preventing and/or reducing the formation of tarnish on objects that contain a metal are provided; for example, objects containing silver, copper and/or brass. The apparatus comprises a device that circulates the air in an enclosed space through particulate and adsorbent filters to reduce the amount of tarnishing agents present in said enclosure.

摘要翻译： 提供了一种用于防止和/或减少在含有金属的物体上形成晦暗的过滤器，装置和方法。 例如，含有银，铜和/或黄铜的物体。 该装置包括使密封空间中的空气通过颗粒和吸附剂过滤器循环以减少存在于所述外壳中的消光剂的量的装置。