公开(公告)号：US06718411B2

公开(公告)日：2004-04-06

申请号：US09893659

申请日：2001-06-29

申请人： Tadhg Creedon ,  Vincent Gavin ,  Denise de Paor ,  Kevin J Hyland ,  Kevin Jennings ,  Derek Coburn ,  Mike Lardner ,  Suzanne M Hughes ,  Sean Boylan ,  Brendan Walsh

发明人： Tadhg Creedon ,  Vincent Gavin ,  Denise de Paor ,  Kevin J Hyland ,  Kevin Jennings ,  Derek Coburn ,  Mike Lardner ,  Suzanne M Hughes ,  Sean Boylan ,  Brendan Walsh

IPC分类号： G06F1336

CPC分类号： G06F17/5045

摘要： An architecture for a system on a chip wherein functional cores have wrappers for compatibility with a common bus system and the bus system includes aggregators for bus transactions of different speeds and/or bus widths.

摘要翻译： 一种用于芯片上系统的架构，其中功能核心具有用于与公共总线系统兼容的封装器，并且总线系统包括用于不同速度和/或总线宽度的总线事务的聚合器。