公开(公告)号：US20070118783A1

公开(公告)日：2007-05-24

申请号：US11285988

申请日：2005-11-23

申请人： Frederic Reblewski

发明人： Frederic Reblewski

IPC分类号： G01R31/28

CPC分类号： G11C29/12 ,  G01R31/31707 ,  G06F11/27 ,  G11C29/72 ,  G11C2029/0409 ,  H03K19/17764

摘要： A reconfigurable circuit having primary function blocks with runtime built-in self-test (BIST) circuitry, one or more redundant function blocks and runtime reconfiguration logic is described herein.

摘要翻译： 具有运行时内置自检（BIST）电路的主要功能块，一个或多个冗余功能块和运行时重新配置逻辑的可重构电路在此被描述。

公开(公告)号：US06473726B1

公开(公告)日：2002-10-29

申请号：US09405659

申请日：1999-09-24

申请人： Frederic Reblewski

发明人： Frederic Reblewski

IPC分类号： G06F9455

CPC分类号： G06F17/5027

摘要： An emulation system equipped to emulate multiple circuit designs concurrently is disclosed. The emulation system includes an emulator having reconfigurable emulation resources for emulating circuit designs, and a host system programmed with programming instructions that operate to generate coordinated configuration information for a number of circuit designs to enable the reconfigurable emulation resources to be configured in a coordinated manner to allow the circuit designs to be emulated concurrently.

摘要翻译： 公开了一种同时仿真多个电路设计的仿真系统。 该仿真系统包括具有用于仿真电路设计的可重构仿真资源的仿真器，以及用编程指令编程的主机系统，该程序指令用于为多个电路设计生成协调配置信息，以使可重新配置的仿真资源以协调的方式配置 允许电路设计同时仿真。