公开(公告)号：US20150140747A1

公开(公告)日：2015-05-21

申请号：US14565922

申请日：2014-12-10

Applicant: Samsung Electronics Co., Ltd.

Inventor： Dong Hyuk Kim ,  Dongsuk Shin ,  Hoi Sung Chung ,  Naein Lee

IPC: H01L21/8234 ,  H01L21/306 ,  H01L21/02 ,  H01L29/04

CPC classification number: H01L21/823437 ,  H01L21/02636 ,  H01L21/30608 ,  H01L21/324 ,  H01L21/823481 ,  H01L21/84 ,  H01L29/045 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7834 ,  H01L29/7843 ,  H01L29/7848

Abstract: A semiconductor device includes a gate pattern disposed on a semiconductor substrate, a bulk epitaxial pattern disposed in a recess region formed in the semiconductor substrate at a side of the gate pattern, an insert epitaxial pattern disposed on the bulk epitaxial pattern, and a capping epitaxial pattern disposed on the insert epitaxial pattern. The bulk epitaxial pattern has an upper inclined surface that is a {111} crystal plane, and the insert epitaxial pattern includes a specific element that promotes the growth rate of the insert epitaxial pattern on the upper inclined surface.

Abstract translation: 半导体器件包括设置在半导体衬底上的栅极图案，设置在形成在栅极图案侧的半导体衬底中的凹陷区域中的体外延图案，设置在整体外延图案上的插入外延图案和封盖外延 图案设置在插入物外延图案上。 本体外延图案具有为{111}晶面的上倾斜面，并且插入物外延图案包括促进插入物外延图案在上倾斜表面上的生长速率的特定元件。

公开(公告)号：US20140084350A1

公开(公告)日：2014-03-27

申请号：US14021469

申请日：2013-09-09

Applicant: Samsung Electronics Co., Ltd.

Inventor： Dong Hyuk Kim ,  Dongsuk Shin ,  Hoi Sung Chung ,  Naein Lee

IPC: H01L29/78

CPC classification number: H01L21/823437 ,  H01L21/02636 ,  H01L21/30608 ,  H01L21/324 ,  H01L21/823481 ,  H01L21/84 ,  H01L29/045 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7834 ,  H01L29/7843 ,  H01L29/7848

Abstract: A semiconductor device includes a gate pattern disposed on a semiconductor substrate, a bulk epitaxial pattern disposed in a recess region formed in the semiconductor substrate at a side of the gate pattern, an insert epitaxial pattern disposed on the bulk epitaxial pattern, and a capping epitaxial pattern disposed on the insert epitaxial pattern. The bulk epitaxial pattern has an upper inclined surface that is a {111} crystal plane, and the insert epitaxial pattern includes a specific element that promotes the growth rate of the insert epitaxial pattern on the upper inclined surface.

Abstract translation: 半导体器件包括设置在半导体衬底上的栅极图案，设置在形成在栅极图案侧的半导体衬底中的凹陷区域中的体外延图案，设置在整体外延图案上的插入外延图案和封盖外延 图案设置在插入物外延图案上。 本体外延图案具有为{111}晶面的上倾斜面，并且插入物外延图案包括促进插入物外延图案在上倾斜表面上的生长速率的特定元件。