公开(公告)号：US09583161B1

公开(公告)日：2017-02-28

申请号：US15246614

申请日：2016-08-25

申请人： SK hynix Inc.

发明人： Yong Seop Kim ,  Ji Hyae Bae ,  Min Chul Shin ,  Jun Gi Choi

IPC分类号： G11C17/18 ,  G11C7/22 ,  G11C8/08 ,  G11C8/10 ,  G11C29/00 ,  G11C17/16

CPC分类号： G11C29/781 ,  G11C8/14 ,  G11C17/16 ,  G11C17/18 ,  G11C29/785

摘要： A memory apparatus includes a first memory bank, a second memory bank, a row decoder and repair circuit, and an input/output driver controller. The row decoder and repair circuit is coupled to the first and second memory banks in common. The row decoder and repair circuit generates a shared repair signal according to whether a word line disposed in a first memory bank is replaced with a word line disposed in a second memory bank. The input/output driver controller allows read or write operations for one of the first and second memory banks to be performed based on the shared repair signal and an operation signal.

摘要翻译： 存储装置包括第一存储体，第二存储体，行解码器和修复电路以及输入/输出驱动器控制器。 行解码器和修复电路共同耦合到第一和第二存储体。 行解码器和修复电路根据设置在第一存储体中的字线是否被置于第二存储体中的字线代替共享修复信号。 输入/输出驱动器控制器允许基于共享修复信号和操作信号执行对第一和第二存储体之一的读或写操作。