公开(公告)号：US06353649B1

公开(公告)日：2002-03-05

申请号：US09584980

申请日：2000-06-02

申请人： David E. Bockleman ,  Jui-Kuo Juan

发明人： David E. Bockleman ,  Jui-Kuo Juan

IPC分类号： H03D324

CPC分类号： G06F7/68 ,  G06F1/025 ,  H03L7/0812 ,  H03L7/16

摘要： A direct digital synthesizer (200) includes a first accumulator (202) that acts as the frequency accumulator in order to generate the desired average frequency. A second accumulator (204) acts to generate a phase correction at each overflow, with the input into the phase correction accumulator (204) being a function of the input frequency. The clock signal of the phase correction accumulator (204) is the overflow signal (208) of the frequency accumulator (202). With this configuration, the frequency accumulator (202) generates the timing, and the phase correction accumulator (204) generates the interpolation value. The use of the two accumulators (202, 204) as described, eliminates the need to use a multiplier in the design which is a high current consumption device.

摘要翻译： 直接数字合成器（200）包括作为频率累加器的第一累加器（202），以便产生期望的平均频率。 第二累加器（204）用于在每个溢出时产生相位校正，其中相位校正累加器（204）的输入是输入频率的函数。 相位校正累加器（204）的时钟信号是频率累加器（202）的溢出信号（208）。 利用该配置，频率累加器（202）产生定时，相位校正累加器（204）产生插补值。 如上所述使用两个累加器（202,204），消除了在设计中使用乘法器的需要，该乘法器是高电流消耗装置。