公开(公告)号：US20090217227A1

公开(公告)日：2009-08-27

申请号：US12035950

申请日：2008-02-22

申请人： MICHAEL W. DOTSON ,  Anthony DeGroff Drumm ,  Dazhuang J. Ma ,  Ruchir Puri ,  Louise H. Trevillyan

发明人： MICHAEL W. DOTSON ,  Anthony DeGroff Drumm ,  Dazhuang J. Ma ,  Ruchir Puri ,  Louise H. Trevillyan

IPC分类号： G06F17/50

CPC分类号： G06F17/5045

摘要： In one embodiment, the invention is a method and apparatus for parallel processing of semiconductor chip designs. One embodiment of a method for processing a semiconductor chip design includes flattening a netlist corresponding to the semiconductor chip design, performing logic clustering on one or more logic elements incorporated in the flattened netlist to generate one or more clusters, partitioning the semiconductor chip design in accordance with the one or more clusters, and designing the individual partitions in parallel.

摘要翻译： 在一个实施例中，本发明是用于半导体芯片设计的并行处理的方法和装置。 用于处理半导体芯片设计的方法的一个实施例包括平坦化对应于半导体芯片设计的网表，对并入在扁平化网表中的一个或多个逻辑元件执行逻辑聚类以生成一个或多个簇，根据该划分半导体芯片设计 使用一个或多个集群，并且并行设计各个分区。

公开(公告)号：US08020134B2

公开(公告)日：2011-09-13

申请号：US12035950

申请日：2008-02-22

申请人： Michael W. Dotson ,  Anthony DeGroff Drumm ,  Dazhuang J. Ma ,  Ruchir Puri ,  Louise H. Trevillyan

发明人： Michael W. Dotson ,  Anthony DeGroff Drumm ,  Dazhuang J. Ma ,  Ruchir Puri ,  Louise H. Trevillyan

IPC分类号： G06F17/50

CPC分类号： G06F17/5045

摘要： In one embodiment, the invention is a method and apparatus for parallel processing of semiconductor chip designs. One embodiment of a method for processing a semiconductor chip design includes flattening a netlist corresponding to the semiconductor chip design, performing logic clustering on one or more logic elements incorporated in the flattened netlist to generate one or more clusters, partitioning the semiconductor chip design in accordance with the one or more clusters, and designing the individual partitions in parallel.

摘要翻译： 在一个实施例中，本发明是用于半导体芯片设计的并行处理的方法和装置。 用于处理半导体芯片设计的方法的一个实施例包括平坦化对应于半导体芯片设计的网表，对并入在扁平化网表中的一个或多个逻辑元件执行逻辑聚类以生成一个或多个簇，根据该划分半导体芯片设计 使用一个或多个集群，并且并行设计各个分区。