公开(公告)号：US06449016B1

公开(公告)日：2002-09-10

申请号：US09531204

申请日：2000-03-20

申请人： Christian Glassner ,  Ulrich Englert ,  Hartmut Beintken

发明人： Christian Glassner ,  Ulrich Englert ,  Hartmut Beintken

IPC分类号： H04N1100

CPC分类号： H04N7/0882 ,  H04L25/03006

摘要： A distortion-compensation method for a signal (S) that is transmitted in the blanking intervals of a video signal (CVBS) uses the received signal (S) to determine whether the signal (S) is subject to interference of a specific type. This interference is at least partially compensated for only when a specific limit value is exceeded. A separation stage according to the invention has a measurement apparatus (M) for detecting the presence of the specific type of interference.

摘要翻译： 在视频信号（CVBS）的消隐间隔中发送的信号（S）的失真补偿方法使用接收信号（S）来确定信号（S）是否受到特定类型的干扰。 只有当超过特定极限值时，该干扰至少部分地被补偿。 根据本发明的分离级具有用于检测特定类型干扰的存在的测量装置（M）。

公开(公告)号：US07339412B2

公开(公告)日：2008-03-04

申请号：US10276847

申请日：2001-05-17

申请人： Hartmut Beintken

发明人： Hartmut Beintken

IPC分类号： G06F1/04

CPC分类号： G06F1/025

摘要： The invention relates to a clock generator comprised of a system clock input (2) for applying a high-frequency system clock signal, of a digital input (3) for applying a settable digital increment value, of an adder (6) for adding the increment value with the feedback digital cumulative value of the adder, of an output register (13) for outputting the highest-order data bit of the digital cumulative value as an output clock signal of the clock generator (1) over an output clock line, and of a digital phase deviation calculating unit (30) for calculating the phase deviation of the output clock signal according to the remaining low-order data bits of the digital cumulative value and of the digital increment value, whereby the phase deviation is output as a digital phase deviation value to a digital data output (29).

摘要翻译： 本发明涉及一种时钟发生器，其包括用于施加加法器（6）的加法器（6）的用于施加可设置的数字增量值的数字输入（3）的高频系统时钟信号的系统时钟输入（2） 用于通过输出时钟线输出数字累积值的最高位数据位的输出寄存器（13）作为时钟发生器（1）的输出时钟信号的加法器的反馈数字累积值的增量值， 以及用于根据数字累积值和数字增量值的剩余低位数据位计算输出时钟信号的相位偏差的数字相位偏差计算单元（30），由此将相位偏差输出为 数字相位偏差值到数字数据输出（29）。

公开(公告)号：US07065028B2

公开(公告)日：2006-06-20

申请号：US10239445

申请日：2001-03-20

申请人： Andreas Schoene ,  Hartmut Beintken

发明人： Andreas Schoene ,  Hartmut Beintken

IPC分类号： G11B5/09

CPC分类号： H04N9/64 ,  H04N5/126 ,  H04N9/45

摘要： In order to generate a clock signal (fT1) that is coupled to a reference signal (FBAS), especially to an analog video signal, a free-running clock pulse (fT1) is generated from a high-frequency clock pulse (f0) and the reference signal (FBAS) is digitized therewith. In addition, a second clock pulse (fT1) is generated from the high-frequency clock pulse (f0) and the phase deviation between the first clock pulse (fT2) and the second clock pulse (fT1) is determined. The digitized sampling values of the reference signal (FBAS) at the first clock frequency (fT1) are converted, according to the phase deviation determined, into corresponding digitized sampling values having the second clock frequency (fT1) and are used as a target specification for generating the second clock pulse (fT1) thus coupled to the reference signal.

摘要翻译： 为了产生耦合到参考信号（FBAS），特别是模拟视频信号的时钟信号（f SUB T1），自由运行的时钟脉冲（f T1 / SUB>）从高频时钟脉冲（f0> 0）产生，并且参考信号（FBAS）被数字化。 此外，从高频时钟脉冲（f <0> 0）产生第二时钟脉冲（f SUB T1）和第一时钟脉冲之间的相位偏差（f < SUB> T2 <＆gt;），并且确定第二时钟脉冲（f SUB T1）。 根据所确定的相位偏差将第一时钟频率（f T1 T1）处的参考信号（FBAS）的数字化采样值转换成具有第二时钟频率（f < SUB> T1 ），并且用作用于产生由此耦合到参考信号的第二时钟脉冲（f T1 T1）的目标规范。