公开(公告)号：US07568083B1

公开(公告)日：2009-07-28

申请号：US10666892

申请日：2003-09-17

申请人： Hong-Yi Chen ,  Henry Hin Kwong Fan

发明人： Hong-Yi Chen ,  Henry Hin Kwong Fan

IPC分类号： G06F9/34

CPC分类号： G06F12/0292 ,  G06F9/30098 ,  G06F9/30138 ,  G06F9/30189 ,  G06F9/3857

摘要： A register file for a data processing system comprises a memory unit, input ports, and output ports. The memory unit includes a plurality of memory locations. Each memory location is addressable by an encoded address, wherein the encoded address corresponds to at least one register and processor mode. The input ports receive inputs for addressing at least one memory location using an encoded address. The output ports output data from at least memory location addressable by an encoded address.

摘要翻译： 用于数据处理系统的寄存器文件包括存储器单元，输入端口和输出端口。 存储单元包括多个存储单元。 每个存储器位置可通过编码地址寻址，其中编码地址对应于至少一个寄存器和处理器模式。 输入端口接收用于使用编码地址寻址至少一个存储器位置的输入。 输出端口从至少可编址地址寻址的存储单元输出数据。

公开(公告)号：US07437532B1

公开(公告)日：2008-10-14

申请号：US10627269

申请日：2003-07-25

申请人： Hong-Yi Chen ,  Henry Hin Kwong Fan

发明人： Hong-Yi Chen ,  Henry Hin Kwong Fan

IPC分类号： G06F12/10

CPC分类号： G06F12/0292 ,  G06F9/30098 ,  G06F9/30138 ,  G06F9/30189 ,  G06F9/3857

摘要： A memory mapped register file is disclosed for a data processing system that comprises a memory unit, input ports, and output ports. The memory unit includes a plurality of registers addressable by an encoded address, wherein the encoded address corresponds to a respective one of the plurality of registers and a corresponding processor mode. The input ports receive inputs for addressing at least one register using an encoded address. The output ports output data from at least register addressable by an encoded address.

摘要翻译： 公开了一种用于包括存储器单元，输入端口和输出端口的数据处理系统的存储器映射寄存器堆。 存储器单元包括可由编码地址寻址的多个寄存器，其中编码地址对应于多个寄存器中的相应一个寄存器和对应的处理器模式。 输入端口接收用于使用编码地址寻址至少一个寄存器的输入。 输出端口至少可以通过编码地址来寻址寄存器的数据。

公开(公告)号：US08078828B1

公开(公告)日：2011-12-13

申请号：US13017867

申请日：2011-01-31

申请人： Hong-Yi Chen ,  Henry Hin Kwong Fan

发明人： Hong-Yi Chen ,  Henry Hin Kwong Fan

IPC分类号： G06F9/34

CPC分类号： G06F12/0292 ,  G06F9/30098 ,  G06F9/30138 ,  G06F9/30189 ,  G06F9/3857

摘要： A method and apparatus for operating a memory mapped register file. The method includes: receiving a source index input having a length of T−1 bits, the source index input identifying one of a plurality of unbanked registers; receiving a processor mode input to identify one of P processor modes, where P is greater than two; generating an encoded address having a length of T bits based on the source index input and the processor mode input; and identifying one of the plurality of unbanked registers associated with one of the P processor modes using the encoded address.

摘要翻译： 一种用于操作存储器映射寄存器堆的方法和装置。 该方法包括：接收具有长度为T-1比特的源索引输入，源索引输入识别多个未分组寄存器之一; 接收处理器模式输入以识别P处理器模式之一，其中P大于2; 基于源索引输入和处理器模式输入生成具有T比特长度的编码地址; 以及使用所述编码地址识别与所述P个处理器模式中的一个相关联的所述多个未分行寄存器中的一个。

公开(公告)号：US07882332B1

公开(公告)日：2011-02-01

申请号：US12287782

申请日：2008-10-13

申请人： Hong-Yi Hubert Chen ,  Henry Hin Kwong Fan

发明人： Hong-Yi Hubert Chen ,  Henry Hin Kwong Fan

IPC分类号： G06F9/34

CPC分类号： G06F12/0292 ,  G06F9/30098 ,  G06F9/30138 ,  G06F9/30189 ,  G06F9/3857

摘要： A register system for a data processing system includes an address encoder that generates an encoded address based on a processor mode identifier and a register identifier and memory comprising 2T−1 unbanked registers. The encoded address identifies one of the 2T−1 unbanked registers associated with one of the P processor modes. The encoded address comprises T bits. The register identifier identifies one of 2T−1 unbanked registers. The processor mode identifier identifies P processor modes, where T and P are integers greater than two.

摘要翻译： 用于数据处理系统的寄存器系统包括地址编码器，其基于处理器模式标识符和寄存器标识符生成编码地址，并且存储器包括2T-1无库存寄存器。 编码地址标识与P处理器模式之一相关联的2T-1未分组寄存器之一。 编码地址包括T位。 寄存器标识符标识2T-1无库存寄存器之一。 处理器模式标识符识别P处理器模式，其中T和P是大于2的整数。

公开(公告)号：US07558942B1

公开(公告)日：2009-07-07

申请号：US11339049

申请日：2006-01-25

申请人： Hong-Yi Chen ,  Henry Hin Kwong Fan

发明人： Hong-Yi Chen ,  Henry Hin Kwong Fan

IPC分类号： G06F9/34

CPC分类号： G06F12/0292 ,  G06F9/30098 ,  G06F9/30138 ,  G06F9/30189 ,  G06F9/3857

摘要： A data processing system comprises a processor to process instructions. A plurality of pipeline stages to execute instructions including a register file. The register file includes a memory unit having a plurality of memory locations, each memory location being addressable by an encoded address. The encoded address corresponds to at least one register and processing mode. Input ports receive inputs for addressing at least one of the memory locations using an encoded address. Output ports to output data from at least one of the memory locations using an encoded address.

摘要翻译： 数据处理系统包括处理指令的处理器。 用于执行包括寄存器文件的指令的多个流水线级。 寄存器文件包括具有多个存储器位置的存储器单元，每个存储器位置可由编码地址寻址。 编码地址对应于至少一个寄存器和处理模式。 输入端口接收输入，用于使用编码地址寻址至少一个存储单元。 输出端口，使用编码地址从至少一个存储单元输出数据。