利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

18 条记录 (耗时 0.03 秒)

    Digital signal processing block having a wide multiplexer
    2.
    发明申请
    Digital signal processing block having a wide multiplexer 有权
    具有宽多路复用器的数字信号处理块

    公开(公告)号：US20060212499A1

    公开(公告)日：2006-09-21

    申请号：US11433120

    申请日：2006-05-12

    申请人： Bernard New ,  Vasisht Vadi ,  Jennifer Wong ,  Alvin Ching ,  John Thendean ,  Anna Wong ,  James Simkins

    发明人： Bernard New ,  Vasisht Vadi ,  Jennifer Wong ,  Alvin Ching ,  John Thendean ,  Anna Wong ,  James Simkins

    IPC分类号： G06F15/00

    CPC分类号： G06F7/02 ,  G06F7/5443 ,  G06F7/57 ,  G06F7/575 ,  G06F2207/025 ,  G06F2207/3828 ,  G06K9/00986 ,  H03K19/1737

    摘要： A digital signal processing block having: 1) a first digital signal processing element including: a first multiplexer of a first plurality of multiplexers, the first multiplexer selecting between a first data input and a first zero constant input; and a first arithmetic unit coupled to the first plurality of multiplexers, the first arithmetic logic unit configured for addition; and 2) a second digital signal processing element including: a second multiplexer of a second plurality of multiplexers, the second multiplexer selecting between a second data input and a second zero constant input; and a second arithmetic unit coupled to the second plurality of multiplexers and to a third multiplexer of the first plurality of multiplexers, the second arithmetic unit configured for addition.

    摘要翻译： 一种数字信号处理块，具有：1）第一数字信号处理元件，包括：第一多路复用器的第一多路复用器，所述第一多路复用器在第一数据输入和第一零常数输入之间进行选择; 以及耦合到所述第一多个复用器的第一算术单元，所述第一算术逻辑单元被配置为用于相加; 以及2）第二数字信号处理元件，包括：第二多路复用器的第二多路复用器，所述第二多路复用器在第二数据输入和第二零常数输入之间进行选择; 以及耦合到所述第二多路复用器的第二运算单元和所述第一多路复用器的第三多路复用器，所述第二运算单元被配置为相加。

    Digital signal processing circuit having a SIMD circuit
    5.
    发明申请
    Digital signal processing circuit having a SIMD circuit 有权
    具有SIMD电路的数字信号处理电路

    公开(公告)号：US20060288069A1

    公开(公告)日：2006-12-21

    申请号：US11433331

    申请日：2006-05-12

    申请人： James Simkins ,  Jennifer Wong ,  Bernard New ,  Alvin Ching ,  John Thendean ,  Anna Wong ,  Vasisht Vadi

    发明人： James Simkins ,  Jennifer Wong ,  Bernard New ,  Alvin Ching ,  John Thendean ,  Anna Wong ,  Vasisht Vadi

    IPC分类号： G06F7/38

    CPC分类号： G06F7/02 ,  G06F7/5443 ,  G06F7/57 ,  G06F7/575 ,  G06F2207/025 ,  G06F2207/3828 ,  G06K9/00986 ,  H03K19/1737

    摘要： An Integrated Circuit (IC) having a single-instruction-multiple-data (SIMD) is disclosed. The SIMD circuit includes: a plurality of multiplexers controlled by a first opcode; and an arithmetic logic unit (ALU) coupled to the plurality of multiplexers and controlled by a second opcode; and wherein the ALU has a plurality of adders, where the plurality of adders are controlled by some bits of the second opcode, and where a first adder of the plurality of adders adds a plurality of input bits to produce first summation bits and a first carry bit; the first adder operating concurrently with the other adders of the plurality of adders.

    摘要翻译： 公开了具有单指令多数据（SIMD）的集成电路（IC）。 SIMD电路包括：由第一操作码控制的多个多路复用器; 以及耦合到所述多个多路复用器并由第二操作码控制的算术逻辑单元（ALU）; 并且其中所述ALU具有多个加法器，其中所述多个加法器由所述第二操作码的某些位控制，并且其中所述多个加法器中的第一加法器添加多个输入位以产生第一求和位和第一进位 位 所述第一加法器与所述多个加法器的其它加法器同时运行。

    Digital signal processing circuit having an adder circuit with carry-outs
    6.
    发明申请
    Digital signal processing circuit having an adder circuit with carry-outs 有权
    数字信号处理电路具有进位输出的加法电路

    公开(公告)号：US20060230096A1

    公开(公告)日：2006-10-12

    申请号：US11433517

    申请日：2006-05-12

    申请人： John Thendean ,  Jennifer Wong ,  Bernard New ,  Alvin Ching ,  James Simkins ,  Anna Wong ,  Vasisht Vadi

    发明人： John Thendean ,  Jennifer Wong ,  Bernard New ,  Alvin Ching ,  James Simkins ,  Anna Wong ,  Vasisht Vadi

    IPC分类号： G06F7/50

    CPC分类号： G06F7/02 ,  G06F7/5443 ,  G06F7/57 ,  G06F7/575 ,  G06F2207/025 ,  G06F2207/3828 ,  G06K9/00986 ,  H03K19/1737

    摘要： An integrated circuit having a digital signal processing (DSP) circuit is disclosed. The DSP circuit includes: a plurality of multiplexers receiving a first set, second set, and third set of input data bits, where the plurality of multiplexers are coupled to a first opcode register; a bitwise adder coupled to the plurality of multiplexers for generating a sum set of bits and a carry set of bits from bitwise adding together the first, second, and third set of input data bits; and a second adder coupled to the bitwise adder for adding together the sum set of bits and carry set of bits to produce a summation set of bits and a plurality of carry-out bits, where the second adder is coupled to a second opcode register.

    摘要翻译： 公开了一种具有数字信号处理（DSP）电路的集成电路。 DSP电路包括：多个多路复用器，其接收第一组，第二组和第三组输入数据位，其中多个复用器耦合到第一操作码寄存器; 耦合到所述多个多路复用器的按位加法器，用于从所述第一，第二和第三输入数据位组合中逐位地生成位组和位的进位组; 以及第二加法器，其耦合到所述按位加法器，用于将所述位的总和相加和进位位组，以产生位和和多个进位位的求和集合，其中所述第二加法器耦合到第二操作码寄存器。

    Arithmetic circuit with multiplexed addend inputs
    8.
    发明申请
    Arithmetic circuit with multiplexed addend inputs 有权
    具有复用加法输入的算术电路

    公开(公告)号：US20050144216A1

    公开(公告)日：2005-06-30

    申请号：US11019854

    申请日：2004-12-21

    申请人： James Simkins ,  Steven Young ,  Jennifer Wong ,  Bernard New ,  Alvin Ching

    发明人： James Simkins ,  Steven Young ,  Jennifer Wong ,  Bernard New ,  Alvin Ching

    IPC分类号： G06F7/509 ,  G06F15/00

    CPC分类号： G06F7/509

    摘要： Described are arithmetic circuits divided logically into a product generator and an adder. Multiplexing circuitry logically disposed between the product generator and the adder supports conventional functionality by providing partial products from the product generator to addend terminals of the adder. The multiplexing circuitry can also be controlled to direct a number of external added inputs to the adder. The additional addend inputs can include inputs and outputs cascaded from other arithmetic circuits.

    摘要翻译： 描述的是算术电路，逻辑上分为乘积发生器和加法器。 逻辑上位于产品发生器和加法器之间的多路复用电路通过提供来自产品发生器的部分乘积到加法器的末端来支持常规功能。 还可以控制复用电路以将多个外部添加的输入引导到加法器。 附加加数输入可以包括从其他算术电路级联的输入和输出。

    Applications of cascading DSP slices
    9.
    发明申请
    Applications of cascading DSP slices 有权
    级联DSP片的应用

    公开(公告)号：US20050144215A1

    公开(公告)日：2005-06-30

    申请号：US11019518

    申请日：2004-12-21

    申请人： James Simkins ,  Steven Young ,  Jennifer Wong ,  Bernard New ,  Alvin Ching

    发明人： James Simkins ,  Steven Young ,  Jennifer Wong ,  Bernard New ,  Alvin Ching

    IPC分类号： G06F15/00

    CPC分类号： G06F7/5443

    摘要： In one embodiment an IC is disclosed which includes a plurality of cascaded digital signal processing slices, wherein each slice has a multiplier coupled to an adder via a multiplexer and each slice has a direct connection to an adjoining slice; and means for configuring the plurality of digital signal processing slices to perform one or more mathematical operations, via, for example, opmodes. This IC allows for the implementation of some basic math functions, such as add, subtract, multiply and divide. Many other applications may be implemented using the one or more DSP slices, for example, accumulate, multiply accumulate (MACC), a wide multiplexer, barrel shifter, counter, and folded, decimating, and interpolating FIRs to name a few.

    摘要翻译： 在一个实施例中，公开了一种IC，其包括多个级联的数字信号处理片，其中每个片具有经由多路复用器耦合到加法器的乘法器，并且每个片与直接连接到相邻片; 以及用于通过例如opmode来配置多个数字信号处理片以执行一个或多个数学运算的装置。 该IC允许实现一些基本的数学函数，例如加，减，乘和除。 可以使用一个或多个DSP片段来实现许多其它应用，例如，累加，乘法累加（MACC），宽多路复用器，桶形移位器，计数器和折叠，抽取和内插FIR等等。

    Mathematical circuit with dynamic rounding
    10.
    发明申请
    Mathematical circuit with dynamic rounding 有权
    具有动态四舍五入的数学电路

    公开(公告)号：US20050144213A1

    公开(公告)日：2005-06-30

    申请号：US11019853

    申请日：2004-12-21

    申请人： James Simkins ,  Steven Young ,  Jennifer Wong ,  Bernard New ,  Alvin Ching

    发明人： James Simkins ,  Steven Young ,  Jennifer Wong ,  Bernard New ,  Alvin Ching

    IPC分类号： G06F7/499 ,  G06F15/00

    CPC分类号： G06F7/49963

    摘要： Described are mathematical circuits that perform flexible rounding schemes. The circuits require few additional resources and can be adjusted dynamically to change the number of bits involved in the rounding. In one embodiment, a DSP circuit stores a rounding constant selected from the group of binary numbers 2(M−1) and 2(M−1)−1, calculates a correction factor, and sums the rounding constant, the correction factor, and a data item to obtain a rounded data item.

    摘要翻译： 描述了执行灵活舍入方案的数学电路。 这些电路需要很少的额外资源，并且可以动态调整以改变舍入所涉及的位数。 在一个实施例中，DSP电路存储从二进制数2（M-1）和2（M-1）-1组中选出的舍入常数，计算一个 校正因子，并且舍入常数，校正因子和数据项，以获得舍入的数据项。