公开(公告)号：US06874102B2

公开(公告)日：2005-03-29

申请号：US09799478

申请日：2001-03-05

申请人： John W. Doody ,  Finbarr Denis Long ,  Michael McLoughlin ,  Michael James O'Keefe

发明人： John W. Doody ,  Finbarr Denis Long ,  Michael McLoughlin ,  Michael James O'Keefe

IPC分类号： G06F11/00 ,  G06F11/16

CPC分类号： G06F11/1691

摘要： Methods and apparatus for implementing high-bandwidth memory subsystems in a multiprocessor computing environment. Each component in the memory subsystem has a recalibration procedure. The computer provides a low-frequency clock signal with a period substantially equal to the duration between recalibration cycles of the components of the memory subsystem. Transitions in the low-frequency clock signal initiate a deterministically-determined delay. Lapse of the delay in turn triggers the recalibration of the components of the memory subsystem, ensuring synchronous recalibration. Synchronizing the recalibration procedures minimizes the unavailability of the memory subsystems, consequently reducing voting errors between CPUs.

摘要翻译： 在多处理器计算环境中实现高带宽存储器子系统的方法和装置。 存储器子系统中的每个组件都具有重新校准程序。 计算机提供低频时钟信号，其周期基本上等于存储器子系统的组件的重新校准周期之间的持续时间。 低频时钟信号中的转换启动确定性确定的延迟。 延迟的延迟反过来触发了内存子系统组件的重新校准，确保同步重新校准。 同步重新校准程序可以最大限度地减少内存子系统的不可用性，从而减少CPU之间的投票错误。