公开(公告)号：US5917502A

公开(公告)日：1999-06-29

申请号：US761104

申请日：1996-12-05

申请人： Dale L. Kirkland ,  Cynthia E. Allison ,  James P. Turner ,  Joseph C. Terry ,  Jeffrey S. Ford

发明人： Dale L. Kirkland ,  Cynthia E. Allison ,  James P. Turner ,  Joseph C. Terry ,  Jeffrey S. Ford

IPC分类号： G06F15/78 ,  G06T1/20 ,  G06F15/80

CPC分类号： G06T1/20 ,  G06F15/7864

摘要： A graphics processing accelerator has a plurality of digital signal processors that each have an output, and an input in communication with a request bus. The digital signal processors are arranged in a peer-to-peer configuration to process, on a cyclical basis, each of a successive series of graphics requests received over a request bus. The graphics processing accelerator also may have a sequencer in communication with each digital signal processor output for ordering graphics requests processed by the digital signal processors.

摘要翻译： 图形处理加速器具有各自具有输出的多个数字信号处理器和与请求总线通信的输入。 数字信号处理器被布置在对等配置中，以循环的方式处理通过请求总线接收的连续的一系列图形请求中的每一个。 图形处理加速器还可以具有与每个数字信号处理器输出通信的定序器，用于排序由数字信号处理器处理的图形请求。