公开(公告)号：US5023590A

公开(公告)日：1991-06-11

申请号：US446965

申请日：1989-12-06

申请人： John R. Johnson ,  Melvin W. Thexton

发明人： John R. Johnson ,  Melvin W. Thexton

IPC分类号： G06F7/02

CPC分类号： G06F7/02

摘要： A cascadable seventeen-bit self-testing comparator (20) is produced on a twenty-four pin GAL.RTM. 39V18 generic array logic chip by so interconnecting the data pins (1-17) with the logic macro cells (24a-h, 26a-i), and configuring the macro cells, that any data applied to the pins is registered in the macro cells (24a-h, 26a-i) upon pulsing the clock (35), and any exact coincidence of subsequent data with the registered data causes one of the macro cells (26j) to generate a match-indicating output (61).

摘要翻译： 通过使数据引脚（1-17）与逻辑宏单元（24a-h，26a-a）相互连接，在二十四引脚GAL TM 39V18通用阵列逻辑芯片上产生级联的十七位自检比较器（20） i），并且配置宏小区时，在脉冲发生时钟（35）时，应用于引脚的任何数据被登记在宏小区（24a-h，26a-i）中，并且后续数据与注册数据的任何精确重合 使得宏单元（26j）中的一个生成匹配指示输出（61）。