公开(公告)号：US5933655A

公开(公告)日：1999-08-03

申请号：US724100

申请日：1996-09-30

申请人： Tina L. Vrabec ,  Peter J. Boldt ,  Amy J. Wallaert ,  Scot A. Tutkovics

发明人： Tina L. Vrabec ,  Peter J. Boldt ,  Amy J. Wallaert ,  Scot A. Tutkovics

IPC分类号： G06F9/48 ,  G06F13/374

CPC分类号： G06F9/4887

摘要： A system for scheduling periodic events having varying rates. The system uses a linked list type data structure and an array to schedule the plurality of events having varying rates. In a preferred embodiment of the invention, data items are scheduled for transfer during a plurality of data transfer intervals. The linked list type data structure is traversed for each data transfer interval to collect the data items requiring transfer.

摘要翻译： 一种用于调度具有不同速率的周期性事件的系统。 系统使用链表类型数据结构和数组来调度具有不同速率的多个事件。 在本发明的优选实施例中，数据项被安排用于在多个数据传送间隔期间进行传送。 每个数据传输间隔遍历链表类型数据结构，以收集需要传输的数据项。

公开(公告)号：US5809334A

公开(公告)日：1998-09-15

申请号：US710891

申请日：1996-09-24

申请人： Daniel J. Galdun ,  Peter J. Boldt

发明人： Daniel J. Galdun ,  Peter J. Boldt

IPC分类号： G06F13/28 ,  G06F13/32

CPC分类号： G06F13/28

摘要： A processor-based control system including a host processor, a data receiver device, a system memory, and an intelligent DMA controller. The DMA controller includes a pre-parsing section. The pre-parsing section interrogating a received data packet to determine whether the received data packet contains an error, is valid, is a null packet or whether the host processor must be contacted.

摘要翻译： 一种基于处理器的控制系统，包括主处理器，数据接收器装置，系统存储器和智能DMA控制器。 DMA控制器包括一个预解析部分。 询问接收到的数据分组以确定接收到的数据分组是否包含错误的预解析部分是有效的是空分组还是主机处理器必须被联系。

公开(公告)号：US5933654A

公开(公告)日：1999-08-03

申请号：US710897

申请日：1996-09-24

申请人： Daniel J. Galdun ,  Peter J. Boldt

发明人： Daniel J. Galdun ,  Peter J. Boldt

IPC分类号： G06F13/28 ,  G06F12/00

CPC分类号： G06F13/28

摘要： A data control system having a host microprocessor, a data receiving device and a DMA controller. The DMA controller being used to control the fragmentation and recombination of a buffer memory area. The data being processed in data packets and using DMA buffer chaining.

摘要翻译： 一种具有主机微处理器，数据接收装置和DMA控制器的数据控制系统。 DMA控制器用于控制缓冲存储器区域的分段和重组。 数据在数据包中处理，并使用DMA缓冲链接。

公开(公告)号：US5862411A

公开(公告)日：1999-01-19

申请号：US664967

申请日：1996-06-10

申请人： James J. Kay ,  Peter J. Boldt

发明人： James J. Kay ,  Peter J. Boldt

IPC分类号： G06F1/14 ,  G06F13/14

CPC分类号： G06F1/14

摘要： A controller based network, where data from a plurality of nodes is placed onto the network in a scheduled predetermined order during a network update interval. The data transmitted onto the network being collected following the issuance of a data collection start signal issued in accordance with a timer, whereby the issuance of the data collection start signal can be varied within the network update interval. The collected data being transmitted onto the network upon the issuance of a data transmission signal.

摘要翻译： 基于控制器的网络，其中来自多个节点的数据在网络更新间隔期间以预定的预定顺序被放置到网络上。 在发布根据定时器发出的数据收集开始信号之后，发送到网络上的数据被收集，从而可以在网络更新间隔内改变数据收集开始信号的发布。 所收集的数据在发送数据传输信号时被发送到网络上。