-
公开(公告)号：US08230313B2
公开(公告)日：2012-07-24
申请号：US12538631
申请日：2009-08-10
申请人： Rami Abdallah , Seok-Jun Lee , Manish Goel
发明人： Rami Abdallah , Seok-Jun Lee , Manish Goel
CPC分类号： H03M13/095 , H03M13/3707 , H03M13/4107 , H03M13/413 , H03M13/4169 , H03M13/47
摘要： In at least some disclosed embodiments, a system includes a Viterbi decoder and predecoding logic coupled to the Viterbi decoder. The predecoding logic decodes encoded data. The system further includes detection logic coupled to the predecoding logic. The detection logic tests decoded data, and the detection logic produces a binary result. The Viterbi decoder is enabled if the binary result is a first value, and the Viterbi decoder is disabled if the binary result is a second value.
摘要翻译： 在至少一些公开的实施例中，系统包括维特比解码器和耦合到维特比解码器的预解码逻辑。 预解码逻辑解码编码数据。 该系统还包括耦合到预解码逻辑的检测逻辑。 检测逻辑测试解码数据，检测逻辑产生二进制结果。 如果二进制结果是第一个值，则维特比解码器被使能，如果二进制结果是第二个值，则维特比解码器被禁用。
-
公开(公告)号：US20100034325A1
公开(公告)日：2010-02-11
申请号：US12538631
申请日：2009-08-10
申请人： Rami Abdallah , Seok-Jun Lee , Manish Goel
发明人： Rami Abdallah , Seok-Jun Lee , Manish Goel
CPC分类号： H03M13/095 , H03M13/3707 , H03M13/4107 , H03M13/413 , H03M13/4169 , H03M13/47
摘要： In at least some disclosed embodiments, a system includes a Viterbi decoder and predecoding logic coupled to the Viterbi decoder. The predecoding logic decodes encoded data. The system further includes detection logic coupled to the predecoding logic. The detection logic tests decoded data, and the detection logic produces a binary result. The Viterbi decoder is enabled if the binary result is a first value, and the Viterbi decoder is disabled if the binary result is a second value.
摘要翻译： 在至少一些公开的实施例中，系统包括维特比解码器和耦合到维特比解码器的预解码逻辑。 预解码逻辑解码编码数据。 该系统还包括耦合到预解码逻辑的检测逻辑。 检测逻辑测试解码数据，检测逻辑产生二进制结果。 如果二进制结果是第一个值，则维特比解码器被使能，如果二进制结果是第二个值，则维特比解码器被禁用。
-
公开(公告)号：US08718202B2
公开(公告)日：2014-05-06
申请号：US12538570
申请日：2009-08-10
申请人： Rami Abdallah , Seok-Jun Lee , Manish Goel
发明人： Rami Abdallah , Seok-Jun Lee , Manish Goel
CPC分类号： H03M13/4169 , H03M13/4107
摘要： A system includes a Viterbi decoder. The Viterbi decoder includes add compare select logic. The add compare select logic determines path metrics for an encoded signal. The add compare select logic also is shared to determine a best state by which trace-back procedure gets started, resulting in hardware saving.
摘要翻译： 系统包括维特比解码器。 维特比解码器包括添加比较选择逻辑。 添加比较选择逻辑确定编码信号的路径度量。 添加比较选择逻辑也被共享以确定启动跟踪过程的最佳状态，从而导致硬件保存。
-
公开(公告)号：US20100034324A1
公开(公告)日：2010-02-11
申请号：US12538570
申请日：2009-08-10
申请人： Rami ABDALLAH , Seok-Jun LEE , Manish GOEL
发明人： Rami ABDALLAH , Seok-Jun LEE , Manish GOEL
IPC分类号： H04L27/06
CPC分类号： H03M13/4169 , H03M13/4107
摘要： A system includes a Viterbi decoder. The Viterbi decoder includes add compare select logic. The add compare select logic determines path metrics for an encoded signal. The add compare select logic also is shared to determine a best state by which trace-back procedure gets started, resulting in hardware saving.
摘要翻译： 系统包括维特比解码器。 维特比解码器包括添加比较选择逻辑。 添加比较选择逻辑确定编码信号的路径度量。 添加比较选择逻辑也被共享以确定启动跟踪过程的最佳状态，从而导致硬件保存。
-
-
-
搜索结果
4 条记录 (耗时 0.009 秒)
