公开(公告)号：US06970816B1

公开(公告)日：2005-11-29

申请号：US09638268

申请日：2000-08-14

申请人： Paul David Bryan ,  Richard Gerard Hofmann ,  Peter Dean LaFauci ,  William Robert Lee ,  Rhonda Gurganious Mitchell ,  Timothy Patrick Oke

发明人： Paul David Bryan ,  Richard Gerard Hofmann ,  Peter Dean LaFauci ,  William Robert Lee ,  Rhonda Gurganious Mitchell ,  Timothy Patrick Oke

IPC分类号： G06F17/50

CPC分类号： G06F17/5022

摘要： A method and system for efficiently generating parameterized bus transactions for verification of a design-under-test (DUT) comprises providing a configuration file for the DUT to a generator program. The configuration file defines possible parameter combinations for bus transactions executable by the DUT, and the generator program systematically enumerates all the possible combinations to produce a test case for verifying the DUT. Rules specified within the configuration file can include or exclude selected parameter combinations to tailor the test case to a specific DUT-to-bus interface.

摘要翻译： 用于有效地产生用于验证被测设计（DUT）的参数化总线事务的方法和系统包括向发生器程序提供DUT的配置文件。 配置文件定义可由DUT执行的总线事务的可能参数组合，并且生成器程序系统地枚举所有可能的组合以产生用于验证DUT的测试用例。 在配置文件中指定的规则可以包括或排除选定的参数组合，以将测试用例定制到特定的DUT到总线接口。

公开(公告)号：US06829731B1

公开(公告)日：2004-12-07

申请号：US09638757

申请日：2000-08-14

申请人： Peter Dean LaFauci ,  Rhonda Gurganious Mitchell ,  Jeffrey Richard Summers

发明人： Peter Dean LaFauci ,  Rhonda Gurganious Mitchell ,  Jeffrey Richard Summers

IPC分类号： G05F1100

CPC分类号： G06F11/3696 ,  G06F11/3684

摘要： A method and system for automating the creation of test cases for logic designs. A comprehensive set of bus transactions characterizing a bus architecture is provided to a test case designer in a user interface. The designer may enter inputs corresponding to a particular design-under-test (DUT) via the interface. The interface processes the inputs to automatically generate a configuration file corresponding to the particular DUT. The configuration file may be processed by a generator program to automatically generate a test case comprising one or more bus transactions customized to the particular DUT.

摘要翻译： 一种用于自动创建逻辑设计测试用例的方法和系统。 在用户界面中向测试用例设计者提供表征总线架构的综合总线事务。 设计者可以通过接口输入与特定待测设计（DUT）相对应的输入。 接口处理输入以自动生成与特定DUT相对应的配置文件。 配置文件可以由生成器程序来处理，以自动生成包括针对特定DUT定制的一个或多个总线事务的测试用例。

公开(公告)号：US06633994B1

公开(公告)日：2003-10-14

申请号：US09510178

申请日：2000-02-22

申请人： Richard Gerard Hofmann ,  Jason Michael Hopp ,  Rhonda Gurganious Mitchell ,  Dennis Charles Wilkerson

发明人： Richard Gerard Hofmann ,  Jason Michael Hopp ,  Rhonda Gurganious Mitchell ,  Dennis Charles Wilkerson

IPC分类号： G06F506

CPC分类号： G06F1/12 ,  G06F13/405 ,  Y02D10/14 ,  Y02D10/151

摘要： Disclosed is a method and apparatus for optimizing communication between buses operating at different frequencies. A high speed bus provides communication between high speed devices as well as provides communication to a lower speed bus which provides communications between low speed devices and between low speed devices and high speed devices. During transaction reset a bridge device that controls communication between the high and low speed buses determines the ratio of the respective bus clocks. The bridge device sets a logic state machine based on this data and selects from the higher frequency clock selected cycles on which transfers to the lower speed bus take place. The unused cycles of the high speed clock may then be used on the high speed bus for additional transfers. The clock ratios may be determined on each transaction reset and new data on clock ratios stored in the bridge device for subsequent operation.

摘要翻译： 公开了一种用于优化在不同频率下工作的总线之间的通信的方法和装置。 高速总线提供高速设备之间的通信，并且提供与提供低速设备之间以及低速设备和高速设备之间的通信的低速总线的通信。 在事务重置期间，控制高速和低速总线之间的通信的桥接器件确定各个总线时钟的比率。 桥接器件基于该数据设置逻辑状态机，并从选择的较高频率时钟周期中选择发送到低速总线的传输。 然后可以在高速总线上使用高速时钟的未使用的周期进行额外的传输。 可以在每个事务重置上确定时钟比率，并且存储在桥接器件中的时钟比率的新数据用于后续操作。