公开(公告)号：US07603398B2

公开(公告)日：2009-10-13

申请号：US11094811

申请日：2005-03-31

申请人： Atul Maheshwari ,  Sanu K. Matthew ,  Mark A. Anders ,  Ram Krishnamurthy

发明人： Atul Maheshwari ,  Sanu K. Matthew ,  Mark A. Anders ,  Ram Krishnamurthy

IPC分类号： G06F7/00 ,  G06F15/00

CPC分类号： G06F9/3869 ,  G06F7/74

摘要： For one disclosed embodiment, a converter converts 2N-bit data into an N-bit value indicating a number of bits in the data that have a predetermined logical value. The converter includes N comparators, each determining whether the number of bits in the data having the predetermined logical value exceeds a respective one of a plurality of reference values. The N-bit value is generated based on the outputs of the comparators. For another disclosed embodiment, a first delay element delays a signal based on a number of bits in a data value having a predetermined logical value, and a second delay element delays the signal based on a number of bits in a reference value having the predetermined logical value. A comparator then generates a bit value based on the delayed signals.

摘要翻译： 对于一个公开的实施例，转换器将2N位数据转换成指示具有预定逻辑值的数据中的位数的N位值。 转换器包括N个比较器，每个比较器确定具有预定逻辑值的数据中的位数是否超过多个参考值中的相应一个。 基于比较器的输出产生N位值。 对于另一个公开的实施例，第一延迟元件基于具有预定逻辑值的数据值中的位数来延迟信号，并且第二延迟元件基于具有预定逻辑的参考值中的位数来延迟该信号 值。 比较器然后基于延迟信号产生位值。

公开(公告)号：US07275204B2

公开(公告)日：2007-09-25

申请号：US10954648

申请日：2004-09-30

申请人： Mark A. Anders ,  Sanu K. Matthew ,  Ram K. Krishnamurthy

发明人： Mark A. Anders ,  Sanu K. Matthew ,  Ram K. Krishnamurthy

IPC分类号： H03M13/41

CPC分类号： H03M13/6505 ,  H03M13/41 ,  H03M13/4169

摘要： Shift resister rings are used to provide column access in a traceback memory during Viterbi decoding.

摘要翻译： 移位电阻环用于在维特比解码期间在追溯存储器中提供列访问。