公开(公告)号：US07945418B2

公开(公告)日：2011-05-17

申请号：US12335400

申请日：2008-12-15

申请人： Mrinal Bose ,  Jayanta Bhadra ,  Kenneth G. Davis ,  Yaniv Fais ,  Sharon Goldschlager ,  Amit Hermony ,  Hillel Miller ,  Prashant U. Naphade ,  Pankaj Sharma ,  Robert S. Slater

发明人： Mrinal Bose ,  Jayanta Bhadra ,  Kenneth G. Davis ,  Yaniv Fais ,  Sharon Goldschlager ,  Amit Hermony ,  Hillel Miller ,  Prashant U. Naphade ,  Pankaj Sharma ,  Robert S. Slater

IPC分类号： G06F17/50 ,  G06F17/00

CPC分类号： G06F11/26

摘要： An approach is provided to manage test transactors that interface with components of a hardware design. A first set of transactors is launched with the first set of transactors sending stimuli to various components that correspond to the first set of transactors. A manager receives signals when transactors of the first set have completed at which point a second set of transactors is identified that are dependent upon the first set transactors that completed. The second set of transactors is launched by the manager. The manager further facilitates transmission of data used by the various transactors. Transactors generate and provide stimuli to various components included in a hardware design, such as a System-on-a-Chip (SoC). Results from the hardware design are passed to the transactors which, in turn, pass the results back to the manager. In this manner, results from one transactor may be made available as input to another transactor.

摘要翻译： 提供了一种方法来管理与硬件设计的组件接口的测试交易者。 第一组事务处理器被启动，第一组事务处理器将激励发送到与第一组事务处理器对应的各种组件。 当第一组的事务处理器已经完成时，管理器接收到信号，此时识别出依赖于完成的第一组事务处理器的第二组事务处理器。 第二套交易者由经理推出。 该管理器进一步便于各种交易者使用的数据传输。 交换器生成并提供包括在硬件设计中的各种组件（例如片上系统（SoC））的刺激。 硬件设计的结果被传递给交易者，这反过来又将结果传递给经理。 以这种方式，可以将来自一个交易者的结果作为另一个交易者的输入。

公开(公告)号：US20100153053A1

公开(公告)日：2010-06-17

申请号：US12335400

申请日：2008-12-15

申请人： Mrinal Bose ,  Jayanta Bhadra ,  Kenneth G. Davis ,  Yaniv Fais ,  Sharon Goldschlager ,  Amit Hermony ,  Hillel Miller ,  Prashant U. Naphade ,  Pankaj Sharma ,  Robert S. Slater

发明人： Mrinal Bose ,  Jayanta Bhadra ,  Kenneth G. Davis ,  Yaniv Fais ,  Sharon Goldschlager ,  Amit Hermony ,  Hillel Miller ,  Prashant U. Naphade ,  Pankaj Sharma ,  Robert S. Slater

IPC分类号： G06F17/50 ,  G01R31/00 ,  G06F19/00

CPC分类号： G06F11/26

摘要： An approach is provided to manage test transactors that interface with components of a hardware design. A first set of transactors is launched with the first set sending stimuli to various components that correspond to the first set of transactors. A manager receives signals when transactors of the first set have completed at which point a second set of transactors is identified that are dependent upon the first set transactors that completed. The second set of transactors is launched by the manager. The manager further facilitates transmission of data used by the various transactors. Transactors generate and provide stimuli to various components included in a hardware design, such as a System-on-a-Chip (SoC). Results from the hardware design are passed to the transactors which, in turn, pass the results back to the manager. In this manner, results from one transactor may be made available as input to another transactor.

摘要翻译： 提供了一种方法来管理与硬件设计的组件接口的测试交易者。 第一组事务处理器被启动，其中第一组发送刺激发送到与第一组事务处理对应的各种组件。 当第一组的事务处理器已经完成时，管理器接收到信号，此时识别出依赖于完成的第一组事务处理器的第二组事务处理器。 第二套交易者由经理推出。 该管理器进一步便于各种交易者使用的数据传输。 交换器生成并提供包括在硬件设计中的各种组件（例如片上系统（SoC））的刺激。 硬件设计的结果被传递给交易者，这反过来又将结果传递给经理。 以这种方式，可以将来自一个交易者的结果作为另一个交易者的输入。