公开(公告)号：US07533300B2

公开(公告)日：2009-05-12

申请号：US11352961

申请日：2006-02-13

申请人： Suresh Marisetty ,  Baskaran Ganesan ,  Gautam Bhagwandas Doshi ,  Murugasamy Nachimuthu ,  Koichi Yamada ,  Jose A. Vargas ,  Jim Crossland ,  Stan J. Domen

发明人： Suresh Marisetty ,  Baskaran Ganesan ,  Gautam Bhagwandas Doshi ,  Murugasamy Nachimuthu ,  Koichi Yamada ,  Jose A. Vargas ,  Jim Crossland ,  Stan J. Domen

IPC分类号： G06F11/00

CPC分类号： G06F11/0772 ,  G06F11/0781

摘要： Configurable error handling apparatus and methods to operate the same are disclosed. An example apparatus comprises a processor core in a semiconductor package, a hardware functional block in the semiconductor package, an error handler in the semiconductor package, wherein the error handler is configurable to route error data from the hardware functional block to at least one of a first error log or a second error log and to route error signals from the hardware functional block to at least one of an operating system or firmware, and wherein the processor core configures the error handler and the hardware functional block.

摘要翻译： 公开了可配置的错误处理装置及其操作方法。 示例性设备包括半导体封装中的处理器核心，半导体封装中的硬件功能块，半导体封装中的错误处理器，其中错误处理程序可配置为将错误数据从硬件功能块路由到至少一个 第一错误日志或第二错误日志，并将来自硬件功能块的错误信号路由到操作系统或固件中的至少一个，并且其中处理器核心配置错误处理程序和硬件功能块。