公开(公告)号：US4041473A

公开(公告)日：1977-08-09

申请号：US576523

申请日：1975-05-12

申请人： Angelo Bardotti ,  Renzo Pederzini

发明人： Angelo Bardotti ,  Renzo Pederzini

IPC分类号： G06F13/38 ,  G06F3/00

CPC分类号： G06F13/38

摘要： Apparatus for the flexible coupling of peripheral units to a digital computer system, wherein any input/output port of the system is capable of communicating with a peripheral unit over various forms of interface.

摘要翻译： 用于将外围单元灵活耦合到数字计算机系统的装置，其中系统的任何输入/输出端口能够通过各种形式的接口与外围单元通信。

公开(公告)号：US3949371A

公开(公告)日：1976-04-06

申请号：US495362

申请日：1974-08-07

申请人： Renzo Pederzini

发明人： Renzo Pederzini

IPC分类号： G06F9/48 ,  G06F13/26 ,  G06F13/366 ,  G06F3/04 ,  G05B13/02 ,  G06F9/18 ,  G08B11/00

CPC分类号： G06F13/26

摘要： A system is disclosed for controlling access to a central information processor by a plurality of peripheral devices. The system determines access on the basis of a (1) predetermined hierarchical priority order and (2) a cyclical scanning process. To achieve this, a system of hierarchically organized priority levels is combined with a system of cyclical scanning in a manner such that no single device may monopolize the central processor.

摘要翻译： 公开了一种用于控制由多个外围设备访问中央信息处理器的系统。 系统基于（1）预定分层优先级顺序确定访问，并且（2）循环扫描处理。 为了实现这一点，将分层组织的优先级别的系统与周期性扫描的系统结合，使得没有单个设备可以垄断中央处理器。

公开(公告)号：US4106108A

公开(公告)日：1978-08-08

申请号：US714177

申请日：1976-08-13

申请人： Ezio Cislaghi ,  Alessandro Scotti ,  Renzo Pederzini

发明人： Ezio Cislaghi ,  Alessandro Scotti ,  Renzo Pederzini

IPC分类号： G11C11/406 ,  G11C7/00

CPC分类号： G11C11/40603 ,  G11C11/406

摘要： A semiconductor memory is provided with means for refreshing the memory. Interrupt requests generated by the memory initiate refreshing cycles, which take place in parallel with normal read/write memory operations. The memory is divided in two parts or blocks. If the central processor unit assigns a cycle for read/write operation to one of the two blocks, the same cycle is utilized to recharge or refresh a row of storage elements of the integrated units which constitute the other block of the memory. Refreshing is regulated by low priority interrupt requests and, if not responded to, by high priority interrupt requests, which are mandatory.

摘要翻译： 半导体存储器具有用于刷新存储器的装置。 由存储器产生的中断请求发起与正常读/写存储器操作并行发生的刷新周期。 内存分为两部分或两部分。 如果中央处理器单元为两个块中的一个分配一个用于读/写操作的周期，则利用相同的周期对构成存储器的另一块的集成单元的一行存储元件进行再充电或刷新。 刷新由低优先级中断请求调节，如果没有响应，则由高优先级中断请求进行调整，这是强制性的。