利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

2 条记录 (耗时 0.018 秒)

    NON-VOLATILE MEMORY DEVICE HAVING VARIABLE RESISTANCE ELEMENT AND METHOD OF FABRICATING THE SAME
    1.
    发明申请
    NON-VOLATILE MEMORY DEVICE HAVING VARIABLE RESISTANCE ELEMENT AND METHOD OF FABRICATING THE SAME 有权
    具有可变电阻元件的非易失性存储器件及其制造方法

    公开(公告)号：US20130009122A1

    公开(公告)日：2013-01-10

    申请号：US13462844

    申请日：2012-05-03

    申请人： CHAN-JIN PARK ,  HYUN-SU JU ,  IN-GYU BAEK

    发明人： CHAN-JIN PARK ,  HYUN-SU JU ,  IN-GYU BAEK

    IPC分类号： H01L47/00

    CPC分类号： H01L27/2409 ,  H01L27/249 ,  H01L45/04 ,  H01L45/1226 ,  H01L45/146 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A non-volatile memory device includes a lower molding layer, a horizontal interconnection line on the lower molding layer, an upper molding layer on the horizontal interconnection line, pillars extending vertically through the upper molding layer, the horizontal interconnection line, and the lower molding layer, and a buffer layer interposed between the pillars and the molding layers. The device also includes variable resistance material and a diode layer interposed between the pillars and the horizontal interconnection line.

    摘要翻译： 非易失性存储器件包括下成型层，下成型层上的水平互连线，水平互连线上的上成型层，垂直穿过上成型层，水平互连线和下成型件的柱 层和介于柱和成型层之间的缓冲层。 该装置还包括可变电阻材料和插在支柱和水平互连线之间的二极管层。

    SEMICONDUCTOR DEVICE
    2.
    发明申请
    SEMICONDUCTOR DEVICE 有权
    半导体器件

    公开(公告)号：US20130037774A1

    公开(公告)日：2013-02-14

    申请号：US13565830

    申请日：2012-08-03

    申请人： SEONG-HO SONG ,  CHAN-JIN PARK ,  IN-GYU BAEK

    发明人： SEONG-HO SONG ,  CHAN-JIN PARK ,  IN-GYU BAEK

    IPC分类号： H01L23/48 ,  H01L45/00

    CPC分类号： H01L27/249 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/144 ,  H01L45/146

    摘要： A semiconductor device includes a first horizontal molding pattern, a horizontal electrode pattern disposed on the first horizontal molding pattern, and a second horizontal molding pattern disposed on the horizontal electrode pattern. A vertical structure extends through the horizontal patterns. The vertical structure includes a vertical electrode pattern, a data storage pattern interposed between the vertical electrode pattern and the horizontal patterns, a first buffer pattern interposed between the data storage pattern and the first molding pattern, and a second buffer pattern interposed between the data storage pattern and the second molding pattern and spaced apart from the first buffer pattern.

    摘要翻译： 半导体器件包括第一水平成型图案，设置在第一水平成型图案上的水平电极图案和设置在水平电极图案上的第二水平成型图案。 垂直结构延伸穿过水平图案。 垂直结构包括垂直电极图案，插入在垂直电极图案和水平图案之间的数据存储图案，插入在数据存储图案和第一模制图案之间的第一缓冲图案和插入在数据存储器之间的第二缓冲图案 图案和第二模制图案并且与第一缓冲图案间隔开。